[发明专利]具有时钟发生器和双向时钟引脚装置的多时钟集成电路

说明书

发明领域

本发明涉及产生时钟信号的集成电路，特别是产生并利用多时钟信号的集成电路。

发明背景

集成电路(IC)被广泛地应用于各种类型的电子装置和/或系统中。集成电路操作的一个特点是需要利用时钟信号。时钟信号具有特定的频率且至少在一定程度上决定集成电路的数据处理、执行过程或状态改变速度。时钟信号可以由外部信号源提供给集成电路，或者由内部产生。当时钟信号由外部信号源提供时，时钟信号是取决于特定集成电路设计特征的特定的频率。当时钟信号由内部产生时，一般地具有基础频率的外部时钟信号被提供给集成电路，然后，集成电路将具有基础频率的外部时钟信号转化为另一个可用的时钟信号频率。不过，大多数集成电路只利用一个时钟信号。

但是，应用于电子系统的特定集成电路可能要求多时钟信号进行正常运转。多时钟信号一般是由单一的外部产生的时钟信号输入在集成电路上产生的，而不是接收外部产生的多时钟信号。这就减少了集成电路上用来输入在集成电路设计中重要的时钟信号的引脚/终端的数量。如上所描述的典型的多时钟集成电路，通常被称为通用连接集成电路，被应用于由印第安纳州首府印第安纳波利斯市的汤姆森消费品电子工业有限公司研制的DTV-320HDTV(高清晰度电视)。通用连接集成电路可以被用于其它的电视信号数据处理装置。

通用连接集成电路具有集不同信号数字处理功能于一体的混合信号设计(即利用模拟和数字信号)。一般来说，通用连接集成电路包括卫星信号解调部分、HDTV信号解调部分和提供切换和色度解调以及NTSC电视信号输入的其它信号数据处理部分。这些部分中的每一部分要求不同的时钟频率(即不同的时钟信号)。通用连接集成电路的其它部分也可以要求不同的时钟信号。因此，通用连接集成电路由单一的、经过时钟输入引脚的外部产生的时钟信号输入，按照集成电路不同部分的需要产生多时钟信号。除了时钟输入引脚以外，典型的多时钟集成电路具有专门用于每个被产生的时钟信号的观测引脚和专门用于每个被产生的时钟信号的测试引脚。

尽管多时钟信号在一些集成电路中是必需的，最好还是把集成电路中专门用于时钟产生、观测和测试的I/O(输入/输出)引脚或终端数量减到最小。这是因为，集成电路中可用引脚的数量是有限的，且经常被用于很多其它功能。尽管这样，最好还是提供被产生的内部时钟信号的可观测性(如为调试目的)和时钟信号的可控性(如为测试目的)。因此，在对应所有需要的集成电路功能的可用I/O引脚数量和在保持功能度的同时减少I/O引脚数量的需要之间存在着争论。外部可控性同样被需要，因为通常被用于多种集成电路时钟信号内部产生的锁相环(PLL)合成器是模拟电路块。

所以这里需要在多时钟集成电路中减少用于时钟功能性不同方面的I/O引脚数量的系统、装置和方法。

另外这里还需要提供专门用于时钟信号的I/O引脚数量最小限度和多时钟集成电路足够测试能力的系统、装置和方法。

发明概述

本发明是一种装置、系统和方法，它具有用于每一个多时钟集成电路内部产生时钟信号的单向、双向时钟I/O引脚，具有可控允许不同操作模式的每一个双向时钟I/O引脚功能度。时钟I/O引脚的模式控制更适宜经过与I²C总线/协议系统和更多I/O选择引脚相连的I2C寄存器来实现。

本发明考虑时钟操作的正常模式、用于内部集成电路时钟观测的调试操作模式和/或从引脚通过相应的双向I/O引脚传送内部集成电路时钟的操作测试模式。

本发明应用于集成电路(当测试时钟相位的精确控制和时间控制是重要的时候)的数字测试和调试。例如，如果PLL合成器不起作用，那么外部时钟信号可以被输入来代替标准的内部产生的时钟信号。所以，既使PLL不起作用，集成电路计算也是可能的。

时钟I/O引脚的模式控制通过储存在I²C寄存器中的控制位被控制。在一个实施方案中，储存着控制位的寄存器与总线相连，例如，I²C串行总线和总线主控或从属装置通过向寄存器写入数据来设置控制位。寄存器可以是被映入总线主控元件存储地址空间的存储器。