[发明专利]铁电体晶体三极管及其在存储单元装置中的应用

说明书

对铁电体材料在存储器中应用的适宜性已经探讨了很长一段时间。这方面主要存在着两种意见。一种意见认为铁电体材料因其介电常数高，可以在DRAM-存储单元装置的电容器中用作电介质层。另一种意见建议做成铁电体晶体三极管(参见EP0566585BI；H.N.Lee etal，Ext.Abstr.Int.Conf.SSDM，Hamatsu，1997，第382-383页；I.P.Han et al，集成铁电体，1998，Vol.22，第213-221页)，这种晶体三极管有两个源漏区，一个沟道区和一个栅电极，在栅电极与沟道区之间有一个铁电体材料层。这种晶体管的电导率取决于铁电体材料层极化强度的状况。这种铁电体晶体管适宜用在非易失的存储器中。与此同时，铁电体材料层的两种不同的极化状态对应于数字信息的两种不同的逻辑值。这种铁电体晶体管的其他应用领域，如用在神经网络中。

由于铁电体材料安置在半导体衬底的表面上，界面特性不佳，对铁电体晶体管的电性能有负面影响，因此建议在铁电体晶体管中的铁电体层与半导体衬底间加上一个用SiO₂(二氧化硅)制成的夹层(见EP0566585BI)、用MgO(氧化镁)、CeO₂(氧化铈)、ZrO₂(氧化锆)、SrTiO₃(氧化锶钛)、Y₂O₃(氧化钇)制的夹层(见H.N.Lee et al，Ext.Abstr.Int.Conf.SSDM，Hamatsu，1997，第382-383页)或用Si₃N₄(氮化硅)制的夹层(见I.P.Han et al，集成铁电体，1998，Vol.22，第213～221页)。这些材料是绝缘性能稳定的氧化物，它们在铁电体层与半导体衬底表面之间能形成足够好的界面。

在栅电极与起电极作用的半导体衬底之间铁电体层被极化。剩余的极化强度就产生一电场。假定铁电体层剩余的极化强度为10μc/cm²左右，那么用εr＝3.9的SiO₂(二氧化硅)制的夹层周围的电场强度就约为29MV/cm。所述的电场强度根据公式E＝σ/ε₀.εr计算出来，式中E为电场强度，σ为剩余的极化强度。因为SiO₂的击穿场强仅为10MV/cm，因此必须估计到夹层被电击穿。特别因SBT(SrBi₂Ts₂O₉九氧化锶二铋二钽)或PZT(PbZr_xPi_1-xO₂)二氧化铅x锆1-x钛)的剩余极化强度都超过了10μc/cm²，所以就选用介电常数比SiO₂高的电介质材料，这样场强就在临界的范围内。

因此本发明要解决的问题是，设计出一种铁电体的晶体三极管，其位于铁电体层与半导体衬底之间的电介质层能够避免被击穿。

这一问题在本发明中是用权利要求1所述的铁电体晶体管的方式解决的。进一步详细的实施方案由本发明其余从属的权利要求可得知。

铁电体晶体管特别适合用作存储单元装置中的存储单元。

铁电体晶体管包括有第一源漏区、沟道区和第二源漏区，它们都与半导体衬底的主平面相毗连。而沟道区又配置在第一源漏区与第二源漏区之间。装配一个电介质层，它至少要复盖沟道区的表面，并与第一源漏区表面搭接。在电介质层表面上配备一铁电体层，它至少盖住了第一源漏区与沟道区相毗连的部分。

此外，在所述的电介质层的表面上还配置有第一极化电极和第二极化电极，铁电体层就配置在这两者之间。在第一沟道区范围的上方也就是在电介质层的表面上有一栅电极。

所述电介质层的厚度应使在沟道区的第一区段的上方处也就是在栅电极的下方处的厚度小于在沟道区第二区段上方处和在第二极化电极下方处的厚度。电介质层的所述厚度在第一源漏区与沟道区相毗连部分的上方处和被铁电体层盖住的这部分厚度尺寸的确定，要使得与半导体衬底主平面平行对齐的铁电体层剩余的极化强度能够在沟道区第二区段内产生出补偿电荷来。

因为在铁电体晶体管中，铁电体层剩余的极化强度是通过第一极化电极和第二极化电极与主平面平行对齐的，所以由剩余极化强度产生的电场，同样要与主平面平行对齐。在沟道区第二区段内的补偿电荷是由电场的旁侧杂散场产生的，旁侧杂散场比电场自身小很多。由此就可靠地避免了位于半导体衬底与铁电体层之间的电介质层被击穿。