[发明专利]双晶片的连接过程无效
申请号: | 00813746.3 | 申请日: | 2000-08-02 |
公开(公告)号: | CN1377512A | 公开(公告)日: | 2002-10-30 |
发明(设计)人: | B·E·科勒;J·A·里德利;R·E·希加施 | 申请(专利权)人: | 霍尼韦尔有限公司 |
主分类号: | H01L21/98 | 分类号: | H01L21/98;H01L25/065;G01J5/20;G01K7/02 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 崔幼平,章社杲 |
地址: | 美国新*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 双晶 连接 过程 | ||
1.一种用于连接第一和第二晶片的过程,至少一个晶片具有微型结构,该过程包括:
制作具有低温微型电子线路,具有第一组连接的第一晶片;
在高温下制作具有与第一组连接镜象匹配的第二组连接的第二晶片;
把聚酰亚胺层施加到所述第一晶片的顶侧上;
把聚酰亚胺层施加到所述第二晶片的顶侧上;
略为烘烤所述第一和第二晶片;
使所述第一和第二晶片的顶侧互相面对;
使所述第一和第二晶片互相对齐;
在无氧化性的环境中,在一压力下以一温度将所述第一和第二晶片结合在一起;
蚀刻出通过所述聚酰亚胺层向下达到各组相应连接的各孔;和
溅射导电材料到孔中,以便制成到各组连接的触点。
2.一种用于温度敏感晶片和在高温下处理的晶片的过程,该过程包括:
在第一硅晶片上形成哈司特镍合金层;
在哈司特镍合金层上形成YSZ膜层;
构图和蚀刻YSZ层;
在YSZ层上形成BixTiOy层;
在BixTiOy层上形成CMR层;
在CMR层上形成氮化硅层;
将氮化硅、CMR和BixTiOy层构图和蚀刻成电阻图案;
在氮化硅层和部分哈司特合金层上形成第一聚酰亚胺层;
使第一聚酰亚胺层与氮化硅层齐平;
切割出通过氮化硅层到CMR层的第一通路;
形成充填第一通路的金属层以与CMR层接触;
构图和蚀刻金属层;
在金属层上形成电介质层;
蚀刻出通过电介质和金属层到第一聚酰亚胺层的第二通路;
在电介质层上形成第二聚酰亚胺层;
在第二硅晶片上形成CMOS电子线路;
在CMOS电子线路上形成第三聚酰亚胺层;
构图和蚀刻出通过第三聚酰亚胺层到CMOS电子线路的第三通路;
在第三聚酰亚胺层上,形成充填第三通路的金属层以CMOS电子线路接触;
使金属层与第三聚酰亚胺层齐平;
在部分第三聚酰亚胺层和金属层上形成第四聚酰亚胺层;
对齐第一和第二晶片,使第二和第四聚酰亚胺层互相接近;
使第二和第四聚酰亚胺层互相加压结合;
切割出通过第一硅晶片到哈司特镍合金层的通道孔;
蚀刻掉哈司特镍合金层以释放第一硅层;
研磨第一聚酰亚胺层和YSZ层以使YSZ层变薄;
去除第一聚酰亚胺层;
去除部分第二和第四聚酰亚胺层,以便提供通过第二通路到位于第三通路中的金属层的路径;
在第二通路中形成到位于第三通路中的金属层的接触柱;和
除去第二、第三和第四聚酰亚胺层;
其中接触柱和位于第三通路中的金属层提供在YSZ、BixTiOy、CMR和氮化硅层与CMOS电子线路和第二硅晶片之间的结构支承和热隔绝。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于霍尼韦尔有限公司,未经霍尼韦尔有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/00813746.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:噻吩并嘧啶类的用途
- 下一篇:基于邻近性的再充电通知的方法、系统和设备
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造