[发明专利]闪存字线追踪跨越全芯片

权利要求书

1.一种于包括有快闪电可擦除可编程只读存储器(EEPROM)单元阵列的半导体内存装置，所作的改进设计，包括字线追踪结构，用于匹配参考和区段核心字线电压，跨越整个芯片而无关于区段位置所述半导体内存装置包括：

内存阵列(410)，具有多个分成为多个区段(S400-S431)的内存核心存储单元，各区段具有内存核心存储单元其中配置成各行的字线以及与该各行的字线相交的各列的位线，该区段位于个别跨越芯片的整个区域；

参考存储单元极小阵列(426)，具有多个参考核心存储单元，配置成各行的参考核心字线和各列的参考位线；

行译码器(418)，用来选择于该多个区段中的其中之一某一区段字线；

升压电路(416)，用来产生于读取模式操作期间升压高于用以驱动经由该行译码器所选择的字线电源供应电位的字线供应电压，以及用来驱动该参考核心字线；

该升压电路和该参考存储单元极小阵列为物理上彼此靠近位于该芯片的一部分；

该多个区段的其中之一区段为物理上位于接近该升压电路定义为“近”区段；

该多个区段的其中另一区段为物理上位于远离该升压电路定义为“远”区段；

第一导体装置(421)，操作连接于该升压电路的输出与该“远”区段的区段字线之间；

第二导体装置(422)，操作连接于该“远”区段的区段字线与该参考存储单元极小阵列之间；

该第二导体装置具有较于该第一导体装置实质较小的延迟特性，使得相关于参考极小阵列的参考字线电压将于读取操作期间无关于所选择的区段的位置，紧密地追踪区段字线电压。

2.如权利要求1所述的半导体内存装置，其中该第二VPXG导体装置具有由时间常数R2C_R定义的延迟特性，此处R2为其电阻负载，而C_R为参考存储单元极小阵列的电容负载。

3.如权利要求2所述的半导体内存装置，其中该第一VPXG导体装置具有由时间常数R1C_S定义的延迟特性，此处R1为其电阻负载，而C_S为选择的区段的电容负载。

4.如权利要求3所述的半导体内存装置，其中电容负载C_R为实质小于对于任何选择的区段的电容负载C_S。