[发明专利]差动放大器输入端防静电放电保护电路

说明书

有关申请书的参考文献

本申请书要求获得序号为No.60/161,801的暂定申请书中的权益，该申请书的提交时间为1999年10月27日。

本发明的领域

本发明是关于灵敏电路的防静电放电保护电路，特别是关于对差动输入端的保护，如差动射频输入端。

本发明的背景

半导体电路的输入端容易遭受静电放电的破坏。虽然在先前技术中使用了保护电路，但对于射频电路防静电放电的保护是非常困难的。保护电路可能要涉及到射频输入端与接地点之间的二极管的连接。静电放电可给二极管加偏压使其成为导体，因此在灵敏的射频电路中不能使用高电压。这种射频输入可能连接到低噪声接收机的前端，用于接收电平非常低的信号，并且保护电路增加的电容降低了射频性能。这种射频电路的一个例子是移动电话接收机。因此，研制射频电路的保护电路所遇到的挑战是对防静电放电提供充分保护而又不使性能降低到不可接受的程度。

图5所示的是一种先前技术的保护电路。差动放大器包括双极型晶体管10、12和14，差动输入IP和IPB分别连接到晶体管10和14的基极。二极管20连接到晶体管10的基极和发射极之间，而二极管22连接到晶体管14的基极和发射极之间。如果是小信号，结点24，晶体管10和14的共用发射极作为假接地。晶体管10和14的基极-发射极结为静电提供了非破坏性放电，而二极管20和22提供了对静电放电的附加防护。这种电路对涉及电源针的静电放电提供了有限防护。此外，对于在输入端采用双极型晶体管的电路来说，其使用是受到限制的。

图6表示的是在先前技术中广泛使用的保护电路。二极管30-36连接到差动输入IP和IPB之间，而二极管40-46连接到差动输入和电源针VCC和VEE之间。图6所示的保护电路只限于在低频信号的情况下使用，原因是由二极管加给的大容量负荷。减小二极管40-46的尺寸会降低静电放电防护的效能。

对于采用双极差动输入的集成电路的防静电放电保护电路见美国专利No.5,862,031，于1999年1月19日授给Wicker et al。

由于已知的保护电路大容量地加载射频输入，射频输入经常处于无保护状态并且易遭受破坏。因此需要对差动输入的防静电放电保护电路进行改进。

本发明的概述

按照发明的第一个方面，提供对差动输入的防静电放电保护电路。该电路包括第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；第三和第四个二极管，按相对方向连接在第二差动输入针和假接地节点之间；第一个保护装置，连接在假接地节点和第一个外部插针之间；和第二个保护装置，连接在假接地节点和第二个外部插针之间。

第一和第二个保护装置可分别包括第五和第六个二极管。在最佳实施方案中，第五和第六个二极管中的每一个都要大于第一、二、三和四个二极管中的每一个。最好第一、二、三和四个二极管是匹配的。第一外部插针可包含一个正的电源针，而第二个外部插针可包含一个负的电源针或电路接地针。

在一个方案中，第一、二、三和四个二极管中的每一个都是作为一个晶体管的集电极-基极结实施的。在另一个方案中，第一个二极管包含一差动对的第一晶体管的基极-发射极结；第三个二极管包含一差动对的第二晶体管的基极-发射极结；假接地节点是差动对的一个共用发射极。

按照发明的另一个方面，提供对差动输入电路的防静电放电保护方法。该方法包括步骤(a)在第一差动输入针和假接地节点之间提供第一放电通道；(b)在第二差动输入针和假接地节点之间提供第二放电通道；(c)在假接地节点和第一外部插针之间提供第三放电通道；(d)在假接地节点和第二外部插针之间提供第四放电通道。第一个和第二个放电通道最好是双向的。

按照本发明的进一步发展，提供对差动输入电路的防静电放电保护电路。该电路包括第一和第二个二极管，按相对方向连接在第一差动输入针和一个假接地节点之间；第三和第四个二极管，按相对方向连接在第二差动输入针和假接地节点之间；第一保护装置，连接在假接地节点和第一外部插针之间。

对附图的简要说明

为了更好地理解本发明，特将附图作为文件的一个部分提供以供参考，其中包括：

图1是按照本发明设计的带有保护电路的一个示范电路的方框图；

图2是按照本发明设计的一个示范保护电路的示意图；

图3是本发明中的保护电路实施的第一个例证的示意图；

图4是本发明中的保护电路实施的第二个例证的示意图

图5是第一个采用先前技术的保护电路的示意图；