[发明专利]铁电半导体存储器的制法无效
申请号: | 01101354.0 | 申请日: | 2001-01-03 |
公开(公告)号: | CN1303128A | 公开(公告)日: | 2001-07-11 |
发明(设计)人: | W·哈特纳;G·欣德勒;M·卡德特纳;C·德姆 | 申请(专利权)人: | 因芬尼昂技术股份公司 |
主分类号: | H01L21/82 | 分类号: | H01L21/82 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 马铁良,孙黎明 |
地址: | 联邦德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 制法 | ||
1.半导体部件的制法,其中,
a).在半导体衬底1上形成开关晶体管(2),
b).在开关晶体管(2)上沉积绝缘层(4),其中插入尤其是防止氢扩散的第一壁垒层(5),
c).与开关晶体管(2)耦合的存储电容器沉积到绝缘层(4)上,该电容器包含下电极(7)、上电极(9),其间淀积含氧化物金属的层(8),
d).在垂直腐蚀步骤中,在存储电容器外直到一定深度为止去除绝缘层(4),其中,第一壁垒层向外露出,
e).尤其是防止氢渗透的第二壁垒层(10)沉积到存储电容器和绝缘层(4)以及第一壁垒层(5)上。
2.根据权利要求1所述的方法,其特征为:
-通过以下方式开关晶体管(2)与存储电容器连接,即:在绝缘层(4)沉积后在其内腐蚀一接触孔(3),直到开关晶体管(2)的源区或漏区并充填导电材料,以及
-下电极(7)在接触孔(3)上方沉积。
3.根据权利要求2所述的方法,其特征为:
-在填充接触孔(3)之前,在其内壁上用尤其是防止氢渗透的第三壁垒层(5A)加衬。
4.根据权利要求1所述的方法,其特征为:
-在工艺步骤d),去除绝缘层(4)直到第1壁垒层(5)的深度,其中在必要时第一壁垒层(5)用作腐蚀阻挡层。
5.根据权利要求1所述的方法,其特征为:
-在工艺步骤d),去除绝缘层(4)直到在第一壁垒层(5)以下的深度。
6.根据上述权利要求之一的方法,其特征为:
-第一壁垒层(5)由Si3N4构成,它在必要时通过低压化学气相淀积法(LPCVD)淀积。
7.根据权利要求1到5之一所述的方法,其特征为:
-第一壁垒层(5)由ZrO2或按此顺序淀积的层材料SiO2-ZrO2或由材料Al2O3,TiO2,Ta2O5之一构成。
8.根据上述权利要求之一所述的方法,其特征为:
-第二壁垒层(10)通过按此顺序淀积的层材料SiOx-SiON-Si3N4的分层组合形成。
9.根据权利要求1到7之一所述的方法,其特征为:
-第二壁垒层(10)通过按此顺序淀积的层材料SiOx-Si3N4的分层组合形成。
10.根据权利要求8所述的方法,其特征为:
-在淀积Si3N4层之前,淀积由一种氧化物或一种氮化物,尤其由材料Ta2O5,Bi2O3,TiO2,Al2O3,Nb2O5,MgO,V2O5,CeO2,Y2O3,ZrO2,BN,AlN之一以及一种稀土氧化物构成的附加的壁垒层。
11.根据权利要求8或10所述的方法,其特征为:
-SiOx层和/或SiON层通过CVD法形成。
12.根据权利要求8到11之一所述的方法,其特征为:
-Si3N4层通过LPCVD法形成。
13.根据权利要求3所述的方法,其特征为:
-第三壁垒层(5A)由Si3N4层组成,它尤其通过LPCVD法淀积。
14.根据上述权利要求之一所述的方法,其特征为:
-在工艺步骤c),上和/或下电极由铂或另一铂类金属或其氧化物制成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司,未经因芬尼昂技术股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01101354.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:多功能可再用粘垫
- 下一篇:带有手指抓握装置的书写工具
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造