[发明专利]包含一个中断强制寄存器的灵活中断控制器有效

专利信息
申请号: 01101691.4 申请日: 2001-01-22
公开(公告)号: CN1309350A 公开(公告)日: 2001-08-22
发明(设计)人: 威廉·C.·莫耶尔 申请(专利权)人: 摩托罗拉公司
主分类号: G06F9/46 分类号: G06F9/46;G06F13/24
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 付建军
地址: 美国伊*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 包含 一个 中断 强制 寄存器 灵活 控制器
【说明书】:

本发明涉及中断控制器,更具体地讲是涉及一个由软件控制的中断强制寄存器的中断控制器。

中断通常在计算机系统中被用来提供一种强制软件改变其当前的运行并且执行“服务”中断的任务的机制。例如,如果在一个串行数据接口上有要被存储在一个缓冲区中的输入合法数据,则串行数据接口可以声明一个中断,当被服务时,该中断导致数据被捕捉并且被放在缓冲区中。在许多情况下,由于许多中断的中断源只能有限承受中断服务的等待时间,所以划分中断服务的优先权是重要的。例如,串行数据接口上的数据可能只在有限的时间内是有效的,因而需要在该时间段内被捕捉。通常通过使用一般被称作中断服务程序或中断处理程序的软件程序来完成中断服务。

一个典型的现有技术中断控制器模块从多个中断源接收中断请求。请求被存储在一个中断源寄存器中,该寄存器具有一个对应于每个中断源的位以便可以读出中断源寄存器以确定正在声明挂起中断的中断源。一个中断使能寄存器存储一个对应于每个潜在挂起中断的位以便能够对中断源寄存器进行单独的位屏蔽。对中断源寄存器和中断使能寄存器的内容执行一个逻辑与以便构成一个中断挂起寄存器的内容。这样,如果声明一个中断并且被屏蔽寄存器使能,则会为中断挂起寄存器中的那个中断产生一个逻辑一。在中断挂起寄存器上执行一个逻辑位或以便产生一个被传送到中央处理单元(CPU)的中断信号。这样,任何被使能的挂起中断均会强制向CPU声明一个中断信号。

当CPU检测中断信号已经被声明时,可以检查中断挂起寄存器以确定相应应当执行哪个中断服务程序。这里可能涉及划分中断优先权,其中可以根据一个具体中断在中断挂起寄存器中的位位置来划分优先权。这样,中断挂起寄存器中更有效的位可以比不太有效的位具有更高的优先权。由于中断源寄存器和中断挂起寄存器是只读的,这种现有技术的中断控制器受到限制,即只能通过强制硬件声明一个中断请求来产生软件中断请求。

在授权给Connell等人(此后称作“Connell”)的美国专利第5,459,872号中描述了另一种现有技术的中断控制器。Connell描述了一种中断控制器,其中包含一个中断寄存器,该寄存器存储对应于多个硬件中断源的挂起中断。其中还包含控制软件,该软件通过修改中断寄存器可以产生要声明的中断请求。尽管Connell的指教允许通过修改中断寄存器中存储的硬件中断指示来产生软件中断,但仍然没有办法通过参照中断寄存器的内容来区分硬件和软件产生的中断。另外,如Connell所讲,中断控制器可支持的不同中断请求的数量被限制成中断寄存器支持的硬件中断源的数量。

因而需要一种允许区分硬件和软件中断并且对硬件和软件中断请求提供统一处理的中断控制器。

通过例子图解本发明,并且在附图中不对本发明作出限制,在图中用类似的编号指示类似的部件,其中:

图1图解了一个基于本发明一个具体实施例的数据处理系统的模块图;

图2图解了图1的一部分基于本发明一个具体实施例的中断电路的模块图;

图3图解了基于本发明一个具体实施例的一个中断源寄存器和一个中断强制寄存器的模块图;

图4图解了基于本发明一个具体实施例的一个跳转表和相关指针的模块图;

图5图解了基于本发明一个具体实施例的另一个中断源寄存器和中断强制寄存器的模块图;

图6图解了基于本发明一个具体实施例的另一个跳转表和相关指针的模块图。

技术人员会理解到,这里以简单和清晰为目的对图的部件加以图解,并且不必按比例绘制这些部件。例如,相对于其它部件而言可以夸大图中某些部件的尺寸以便帮助理解本发明的实施例。

通常,本发明提供一种包含一个中断强制寄存的灵活中断控制器。在中断控制器包含的一个中断源寄存器中存储当前被其对应的硬件源声明的硬件中断。一个独立的中断强制寄存器存储当前挂起的软件中断,其中可以通过由数据处理系统内的中央处理单元(CPU)执行软件程序来声明这些软件中断。在一个实施例中,中断源寄存器中的每个位位置在中断强制寄存器中均有一个对应的位位置,并且中断强制寄存器中的每个位均与中断源寄存器中的对应位进行逻辑位或。逻辑位或操作的结果被存储在一个中断挂起寄存器中并且中断挂起寄存器的内容被一起位或以便产生一个被提供给CPU的中断请求信号。

参照图1-6可以更好地理解本发明。图1图解了一个数据处理系统10,该系统具有中央处理单元电路12,存储器电路14,定时器电路16,串行电路18,其它电路20和系统集成电路22,这些电路均通过总线24彼此双向连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于摩托罗拉公司,未经摩托罗拉公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/01101691.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top