[发明专利]动态承受机存储器存储模块的地址总线结构及其映射方法

说明书

本发明关于一种连接动态随机存储器双列直插式存储模块的地址总线结构及其映射方法，特别是关于一种在相同行地址上可循序处理更多区域的动态随机存储器双列直插式存储模块的地址总线的映射方法及其结构。

图1为已知的一动态随机存储器(Dynamic Random AccessMemory；DRAM)控制器11的结构图，用于接收一中央处理器或图形加速器的DRAM双列直插式存储模块(Dual In-line MemoryModule；DIMM)16的指令，并分别通过控制总线19、地址总线18及数据总线17来传输相对应的控制信号、地址信号及数据信号。该DRAM控制器11包含一请求代理器(request agent)12、指令解码器(command decoder)13、页比较单元(page comparision unit)14及存储器地址转换表格(Memory Address Translation Table；MATable)15。在读取请求周期时，该请求代理器12产生指令、地址信号。在写入请求周期时，该请求代理器12产生指令、地址信号及数据信号。此外，该请求代理器12还必需决定来自中央处理器或图形加速器的各个请求的优先顺序(priority)。该页比较单元14用于决定一读取或写入请求的存取状态为页命中(page hit)、页未命中(page miss)或行空乏(row empty)。该页命中指对应至一当前页。该页未命中指对应至同一区域但和该当前页处于不同的行。该行空乏指对应至一区域，其内含的行均处于非当前状态，依据该存取状态，该指令解码器13将产生相对应的控制信号。对一页命中的请求而言，除了读/写指令外不进其它操作。对一页未命中的周期而言，首先通过一预设置指令(PRECHARGE command)进列一非预定当前页的设置，然后通过一启动指令(activate command)以激活该目标页，再进列一读/写指令。对一行空乏的周期而言，在该读/写指令发出前，需要先发出一个启动指令以激活该目标页。该存储器地址转换表格15用于解码且产生DRAM DIMM的地址总线的信号，该地址总线包含列地址(Column Address；CA)、行地址(Row Address；RA)、区域地址(Bank Address；BA)及面地址(Side Address；SA)，该列地址、行地址、区域地址及面地址的意义定义在动态随机存储器双列直插式存储模块的说明书中。

图2为已知的动态随机存储器双列直插式存储模块的地址总线的映射方法，并假设该动态随机存储器双列直插式存储模块具有一地址总线结构21。该存储器地址转换表格15由该地址总线结构21的高位至低位依序产生面地址、行地址、区域地址及列地址。例如使用包含表1的DRAM元件的双列直插式存储模块DRAM DIMM，其地址总线为28位，而面地址占据第27位，行地址占据第15至26位、区域地址占据第13及14位、列地址占据第3至第12位。由于该总线的结构，使得该DRAM DIMM的地址顺序将如图2的虚线所示，即由该DRAM DIMM的第0面(SA＝0)的第0行地址(RA＝000)的第0区域地址(BA＝00)至第3区域地址(BA＝11)，再延伸至第1行地址(RA＝001)的第0区域地址(BA＝00)至第3区域地址(BA＝11)，并依此类推。在该DRAM DIMM的第0面(SA＝0)的第FFF行地址(RA＝FFF)的第3区域地址(BA＝11)之后将延伸至第1面(SA＝1)的第0行地址(RA＝000)的第0区域地址(BA＝00)至第3区域地址(BA＝11)，并依此类推。因为列地址共有十位(第三位至第十二位)，因此每页将包含2¹⁰×8个字节或8K个字节。