[发明专利]三态门控制端测试方法及电路

说明书

本发明涉及电路测试技术，具体涉及三态门电路中使能控制端的故障测试技术，更具体地说，涉及一种可提高测试故障覆盖率的三态门控制端测试方法和电路。

在集成电路的可测性设计中，芯片内部的三态总线、芯片管脚的双向输出及高阻都离不开三态门，而采用D算法对电路的故障建模，当遇到三态门时，会影响故障覆盖率的提高。其原因是三态使能控制端将三态门关断后，其输出为高阻，而不是确定的“0”或“1”状态，所以三态门的使能端的故障不可测。现有技术的解决方式是在三态门的输出端加一上拉或下拉电阻，这样当三态门关断时，其输出为确定状态，可测。解决方法来自Synopsys公司电子文档《Test Tools》中的《Scan Synthesis User Guide》中Appendix A第A-9面。在上述现有技术中，如果被测电路因节能而不用上、下拉电阻，或三态门出现在集成电路内部，输出端不能接上、下拉电阻时，如图1所示，这时电路中的时序电路0的输出、直接输入端1、组合电路2、3、4的输入和输出都不可测。

本发明的目的在于提供一种三态门控制端测试方法，尤其是一种可提高故障测试覆盖率的测试方法，可以克服现有技术存在的缺点，特别适合于在三态门输出端不加上、下拉电阻而并接在总线时，实现被测三态门的使能控制端的信号可测，并且方法简单可靠易于实现。

本发明的另一目的在于提出一种三态门控制端测试电路，该测试电路可克服现有测试电路的缺点，使得被测电路中的三态门输出端不接上、下拉电阻时，可简便实现控制三态门使能信号的组合和时序电路可测，而且电路简单实用，从而以较低代价实现对包含三态门的集成电路进行的全面测试。

本发明的目的是这样实现的，构造一种三态门控制端测试方法，其特征在于，包括如下步骤：将每个被测三态门电路的使能控制端分别连接到同一个多路器的不同的输入端，将控制信号送到所述多路器的控制信号端使得其输入端口连接的每个三态门电路的使能控制信号分别从所述多路器的输出接口输出并可测。

在按照本发明提供的测试方法中，所述送到所述多路器的控制信号端的控制信号来自所述被测电路外部。

在按照本发明提供的测试方法中，所述送到所述多路器的控制信号端的控制信号来自两个或两个以上的触发器。

在按照本发明提供的测试方法中，所述送到所述多路器的控制信号端的控制信号来自所述被测电路内部组合电路与两个或两个以上的触发器的组合。

本发明的另一个目的是这样实现的，构造一种三态门控制端测试电路，可对被测试电路中的多个三态门进行控制端测试，其特征在于，包括一个多路器，其多个输入端分别连接各个三态门的使能控制端，还包括控制信号发生电路，所述控制信号发生电路的输出端连接到所述多路器的各个控制信号端使得该多路器输入端口连接各个三态门电路的使能控制信号可分别从所述多路器的输出接口输出并可测。

按照本发明提供的测试电路，所述控制信号发生电路包括两个或两个以上的触发器，所述触发器的输出端分别连接到所述多路器的控制信号端。

在按照本发明提供的测试方法中，所述控制信号发生电路可以包含在所述被测电路的内部组合电路。

在按照本发明提供的测试方法中，所述控制信号发生电路可以是所述被测电路的内部组合电路与两个或两个以上的触发器的组合。

在按照本发明提供的测试方法中，所述控制信号发生电路可以是所述被测电路的外部的控制信号源。

在按照本发明提供的测试方法中，所述控制信号发生电路中的触发器可以是串联连接的D触发器。

实施本发明提供的三态门控制端测试方法及电路，通过将三态门的使能控制端与多路器相连接，并将控制信号加到多路器控制端使得控制三态门使能端的时序电路和组合电路可测，控制信号可由被测电路内部组合电路提供或多个触发器提供，或组合电路与触发器组合提供或由被测电路外部提供，从而实现在被测三态门电路的输出端不能加上、下拉电阻时，如为了节能或内部有多驱动总线情况下，可有效提高三态门控制端的测试故障覆盖率，是一种性能更好的三态门控制端测试方法及电路，还具有结构简单、容易实现等优点。

下面结合附图和实施例，进一步详细说明本发明，附图中：

图1是现有技术原三态门电路使能端组合电路不可测电路图；

图2是按照本发明的三态门测试电路图；

图3是按照本发明的测试方法在三态门电路中的应用的实施电路图。