[发明专利]异步时钟域设备对共享存储装置访问的控制方法无效
申请号: | 01107466.3 | 申请日: | 2001-01-18 |
公开(公告)号: | CN1366248A | 公开(公告)日: | 2002-08-28 |
发明(设计)人: | 刘华预;李建国;梁松海;鹿甲寅 | 申请(专利权)人: | 深圳市中兴集成电路设计有限责任公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F12/14 |
代理公司: | 深圳睿智专利事务所 | 代理人: | 胡吉科 |
地址: | 518058 广东省深圳*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 异步 时钟 设备 共享 存储 装置 访问 控制 方法 | ||
1.一种异步时钟域设备对共享存储装置访问的控制方法,包括时钟同步方法,总线生效的方法,以及寄存器互锁的方法,其特征在于:
在共享存储装置同多个异步时钟域设备之间分别设立资源锁,各设备对资源锁的访问有固定的优先级;每个资源锁都具有被选中后屏蔽其余资源锁的功能;将系统时钟(100)引入所述异步时钟域设备和共享存储装置;
所述方法适用于所有多设备访问共享存储装置的电路结构,并在读、写过程中分别具有以下步骤:
读共享存储装置的步骤:
α.共享存储装置将其数据送输出总线(150);
β.至少一个访问设备读有效;
γ.输出总线(150)上的数据传送到读有效的访问设备总线上;
δ.经访问设备内部时钟同步后将该数据送内部数据总线;写共享存储装置的步骤:
A.访问设备启用资源锁;
B.本地资源锁屏蔽其余资源锁;
C.使本地资源锁输出控制信号有效并开启数据选择器(400);
D.等待系统时钟(100)的上升沿到达时,将数据写入共享存储装置;
E.访问设备释放本地资源锁。
2.按照权利要求1所述异步时钟域设备对共享存储装置访问的控制方法,其特征在于:
本方法所涉及的资源锁是一位寄存器;
本方法所涉及的异步时钟域设备包括PCI从设备(101)和PCI桥主控器(108),前者比后者对资源锁有较高的控制优先级;
本方法所涉及的PCI从设备(101)和PCI桥主控器(108)的本地资源锁分别是资源锁S(201)和资源锁M(204);
本方法所涉及的共享存储装置是PCI桥内共享寄存器(401);
所述方法在写共享存储装置的步骤A中含有下列分步骤:
a1.访问设备向本地资源锁写入数据“1”;
a2.所述访问设备读本地资源锁;
a3.判断读回的数据N,若N=1则执行步骤B;否则转执行分步骤a1;还在步骤E中含有下列分步骤:
e1.访问设备向本地资源锁写入数据“0”。
3.按照权利要求2所述异步时钟域设备对共享存储装置访问的控制方法,其特征在于:
所述控制方法所使用的资源锁(201/204)至少两个同时使用,PCI从设备和桥主控器两个使用时,该资源锁包括一个一位D触发器(281/284),该D触发器的时钟Q输出端同访问设备(101/108)的写信号线(116/181)分别接自己的输出与门(291/294)输入端,该与门的输出端即为资源锁(201/204)的输出端(210/240);
所述D触发器(281/284)的D输入端接二选一MUX(271/274)的输出端,该MUX的一个输入端是输入与门(261/264)的输出端,其另一个输入端交叉接另一通道输入与门(264/261)的倒相输入端,同时接本通道D触发器(281/284)的Q输出端即互锁信号端(220/230);
所述PCI从设备的写信号线(116)接本通道三输入与门(261)的一个输入和二选一MUX(271)的使能端,同时接桥主控器资源锁(204)的前置三输入与门(254)的倒相输入端;所述PCI从设备的数据线(112)接三输入与门(261)的第三输入端;
所述桥主控器的写信号(181)接本通道前置三输入与门(254)的输入端和二选一MUX(274)的使能端,所述桥主控器的数据线(183)接前置三输入与门(254)的第三输入端;该前置三输入与门(254)的输出端接本通道输入与门(264)的输入端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市中兴集成电路设计有限责任公司,未经深圳市中兴集成电路设计有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01107466.3/1.html,转载请声明来源钻瓜专利网。