[发明专利]电脑系统的AGP收发装置无效
申请号: | 01109174.6 | 申请日: | 2001-03-16 |
公开(公告)号: | CN1375776A | 公开(公告)日: | 2002-10-23 |
发明(设计)人: | 林昌辅;赵梓翔;陈昭宇 | 申请(专利权)人: | 矽统科技股份有限公司 |
主分类号: | G06F13/00 | 分类号: | G06F13/00 |
代理公司: | 北京纪凯知识产权代理有限公司 | 代理人: | 程伟 |
地址: | 中国*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电脑 系统 agp 收发 装置 | ||
本发明涉及一种图形加速端口(Accelerated Graphics Port,AGP)控制器,特别是关于在AGP2倍和4倍模式下执行的AGP收发装置的控制架构。
AGP是3D图形显示应用接口协定的组件标准。一般而言,AGP是互相连结周边组件(Peripheral Component Interconnect,PCI)汇流排协定的功能延伸。基本上,在包含1倍、2倍和4倍模式的所有操作模式的AGP接口,其控制逻辑是以32位的资料汇流排操作于66MHz的AGP脉冲。然而在AGP2倍或4倍模式时,二或四个32位资料必须分别在单一AGP脉冲被传送。
在AGP2倍或4倍模式下的收发装置是实施于1倍模式协定的流程控制机器的时序层。图1显示时序层的架构图。该时序层指定从发射器110的输出闩锁至接收器111的输入闩锁的可靠资料转移的时序关系,如内部回路101。内部回路101使用附加在同步信号(触通信号,strobe signal)120实现资料转换。在2倍模式的同步信号120是二个单端触通信号且被用来撷取资料地址线121,而4倍模式之同步信号120是二对差动对触通信号且被用来撷取资料地址线121。逻辑协定机制和外部回路(核心控制单元)102于该层运作,并控制资料伫列间之实际资料移转。需注意到,在AGP2倍模式中二个双字符资料122将从核心控制单元102传送到发射器110,而在AGP4倍模式中四个双字符资料123从核心控制单元102传送到发射器110。同时,由接收器111所接收的资料以同样的方式从接收器111被传送到核心控制单元102。基本上,除了关于这些时序层外,所有AGP控制是操作在一个AGP脉冲区。AGP接口之发射器110和接收器111是负责内部回路操作以及外部和内部回路之间的同步化。
为了在AGP2倍/4倍模式下适当运作,在资料和触通信号之间需要一些时序关系。例如,触通信号缘应被定位于接近最小资料有效视窗的中心,藉以提供接收器理想的输入资料取样视窗,以适应不同系统的时序变化情形。最小资料有效时间之前的触通信号缘T_Dvbs和最小资料有效时间之后的触通信号缘T_Dvas,在AGP2倍/4倍模式下分别被指定为1.7/0.95ns与1.9/1.15ns。在接收器的触通信号被直接用于撷取资料到装置上。再者,由于新资料在正负缘是有效的,故触通信号的正负缘被直接用来撷取资料。因此对于触通信号是需要最小资料设定时间T_Dsu(在AGP2倍/4倍模式分别为1/0.4ns)和最小资料固定时间(在AGP2倍/4倍模式分别为1/0.7ns)。
如图2所示,一般来说有二种选择来设计AGP收发器的缓冲。第一种是将I/O逻辑单元、前置驱动器、与输出驱动器整合到I/O缓冲器,如图示2(A)。在这结构下,资料和触通信号之间的输出延迟时间和变化的脉冲是最小。但缺点是大幅增加I/O缓冲器之布线逻辑的复杂度。第二种是将I/O逻辑配置于核心控制和I/O缓冲器之间。I/O逻辑应尽可能被配置于接近I/O缓冲器的位置,以减少资料和触通信号之间由于RC延迟的误配。然而,在此结构下,必须在逻辑和I/O缓冲器之间提供额外脉冲来处理因逻辑和I/O缓冲器的距离所导致的延迟与变化。
本发明的目的是提供一种同时采用额外工作脉冲Target-clk来触发I/O缓冲器的具有可信赖与有效控制架构的AGP收发装置,以适当控制资料和触通信号之间的输出延迟的时序,且不需增加I/O缓冲器的复杂度。
依据本发明,电脑系统的AGP收发装置包含一脉冲产生器、一触通逻辑宏、多个资料逻辑宏和多个I/O缓冲器。脉冲产生器产生比AGP脉冲更快的工作脉冲。触通逻辑宏用来根据工作脉冲产生触通信号。而,多个资料逻辑宏被用来接收核心控制单元的多组资料信号,并根据工作脉冲依次输出资料。另外,多组I/O缓冲器由工作脉冲触发,而将资料逻辑宏的输出资料与触通逻辑宏的触通信号同步输出至AGP接口汇流排。
图1显示AGP协定流程控制机制的内部回路及外部回路的时序层的模式。
图2显示二种已知AGP发射缓冲器架构。
图3显示本发明AGP发射器的整体架构的方块图。
图4显示依据本发明AGP发射器的逻辑宏及I/O缓冲器之配置。
图5显示图4的触通逻辑宏的电路例子。
图6显示图4的资料逻辑宏电路例子。
图7显示AGP2倍/4倍模式下,对应工作脉冲的时序图,其中图7(A)是AGP4倍模式时序机构,图7(B)是AGP2倍模式时序机构。
附图编号说明
101~输入回路
102~输出回路(核心控制)
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司,未经矽统科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01109174.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:纳米氧化钇的制备方法
- 下一篇:电场诱导顺电—铁电相变潜热测定仪