[发明专利]低压力衬里的浅沟隔离元件的制备方法

说明书

本发明涉及一种浅沟隔离元件的制备方法，更具体地说，涉及一种应用于半导体元件上的低应力衬里的浅沟隔离元件的制备方法。

在集成电路元件中，为防止相邻二电晶体间发生电子漂移，而产生漏电流的现象，通常会以一隔离元件作为间隔。传统的隔离元件为场氧化层，其是以区域氧化法(LOCOS)所形成。但随着目前集成电路中电晶体的密度愈来愈大而线宽却愈来愈细，对于0.25微米以下的半导体加工，目前应用最广的是一浅沟渠隔离(STN)元件。

熟知的浅沟隔离元件是以下列步骤所形成：氧化一硅底材表面以形成一垫氧化层；沉积一氮化硅帽盖于该垫氧化层上；涂布一层光阻于该氮化硅帽盖上，并经由平版印刷、蚀刻等步骤于硅底材上形成一浅沟渠；沉积一衬里于该浅沟渠中；最后，沉积一氧化层以填充该浅沟渠形成一隔离元件。

在上述熟知的浅沟隔离元件中，其衬里多以氮化硅或氧化物为材质。其中，以氧化物为衬里的浅沟隔离元件并不能完全防止相邻二电晶体间的电子漂移，所以仍然会有漏电流现象的发生。目前应用较广的隔离元件衬里是以氮化硅为材料，但是当氮化硅沉积于硅底材上时，会有极大的应力产生，所以一般以氮化硅为衬里的浅沟隔离元件皆需经过一高温退火步骤，以降低氮化硅衬里与硅底材间的应力。

本发明的目的在提供一种低应力衬里的浅沟隔离元件的制备方法，以降低氮化硅衬里与硅底材间的应力，且避免硅底材或是衬里发生裂痕。

为达成上述目的并避免熟知的缺点，本发明公开一种低应力衬里的浅沟隔离元件的制备方法，包含步骤(a)至(e)。在步骤(a)中，氧化一硅底材的表面以形成一垫氧化层。在步骤(b)中，沉积一氮化硅帽盖于该垫氧化层上。在步骤(c)中，于该氮化硅帽盖上涂布一层光阻，并经平版印刷蚀刻而于该硅底材中形成一浅沟渠。在步骤(d)中，沉积一氮氧化硅或氧化硅/氮化硅/氧化硅的多层结构于该浅沟渠内以形成衬里，在步骤(e)中，沉积一氧化层以填充该浅沟渠。

本发明还可于步骤(e)之后，进一步包含一化学机械研磨的步骤，用以平坦化该氧化层表面且暴露出该氮化硅帽盖。且于步骤(e)中，该氧化层可利用高密度等离子化学气相沉积法而形成，以防止填洞时产生孔隙。

本发明的前述和其他目的、优点以及实现方式，根据下列详细说明和配合附图将更加清楚，其中：

图1(a)至1(e)为本发明的一具体实施例的浅沟隔离元件的加工步骤。

图式元件符号说明10硅底材        11垫氧化层12氮化硅帽盖    13光阻14浅沟渠        15衬里16氧化层

                较佳具体实施例的说明

浅沟隔离元件一般是用于防止相邻的二电晶体之间发生电子漂移而产生漏电流的现象。以下，请参照图1(a)至图1(e)详细说明本发明的一较佳具体实施例。

如图1(a)所示，首先，提供一硅底材10，一般为硅晶圆片。将该硅底材10的表面氧化以形成一垫氧化层11，厚度约为100-400埃之间。接着，沉积氮化硅于该垫氧上层11的上以形成一氮化硅帽盖12，该氮化硅帽盖的沉积方式一般是以低压化学气相沉积法所形成，其厚度约为500-2500埃之间。其中，该垫氧化层11是做为一缓冲层，以缓解氮化硅帽盖12与硅底材10间的应力，而氮化硅帽盖12则做为氧化过程的硬罩幕。于该氮化硅帽盖12上涂布一层光阻13，并经由平版印刷蚀刻等步骤，于硅底材10中形成一浅沟渠14，如图1(b)所示。本发明所公开的浅沟渠较佳者是利用活性离子蚀刻方式所形成，其深度是介于约0.1微米至1微米间。

如图1(c)所示，沉积一衬里15于该浅沟渠14中，该衬里形成于该浅沟渠14上及氮化硅帽盖12与垫氧化层11的侧边上，厚度是介于50埃至200埃之间。在本发明所公开的隔离元件中，衬里15是以氮氧化硅或是氧化硅/氮化硅/氧化硅的多层结构所形成，以降低与硅底材10间的应力。

如图1(d)所示，沉积一氧化层16于该衬里15上并填满该浅沟渠14。为防止一般半导体加工在填洞时会产生的孔隙，本发明所公开的浅沟隔离加工是利用高密度等离子化学气相沉积法将浅沟渠14填满。

本发明所公开的低应力衬里15除了可降低与硅底材间的应力外，并可做为一缓冲层，以增强氧化层16与硅底材10间的附着力，并避免后续加工例如高密度等离子化学气相沉积法，对半导体元件本身所造成的损害。

如图1(e)所示，本发明所揭示的浅沟隔离加工可进一步包含一化学机械研磨的步骤，使氧化层16表面平坦化并将氮化硅帽盖暴露出来，以得到较佳的效果。

以上，虽已例举本发明的较佳实施例作一说明，但在不背离本发明的精神与范围下，仍可作任何等效的变更。因此，任何熟习此项技术领域人士所显而易见的变更或修饰，都应包含在如下所附权利要求的范围内。