[发明专利]适用于主存储单元的快取存储系统

说明书

本发明涉及一种快取存储系统，特别是一种适用于主存储单元的快取存储系统，其可降低存储器阻塞现象，可提高数据传输效率。

一种传统的3维(3D)图形显示系统，包括：一个显示存储单元及一个显示屏幕，该显示存储单元储存着多笔数据，其中，该等数据包含着颜色像素值(R、G、B)、透明像素值或阿尔发数值(alphavalue)、深度数值(Z)、网纹(TEXTURE)影像数据等，以上数据一般说来可被显示，供读出及提取，并在需要时再写回该显示存储器内。为了产生3维解析图像的影像，每一个像素皆可应用在网纹贴图、阿尔发混合、模糊混合等，网纹贴图是自网纹存储器中读出并应用在每一不同的像素上，每一像素由1、2、4、8或更多根据所需求的显示规格所推出的网纹影像数据，而创造理想化的网纹存储存取状态，以增进存储器在下载时的顺畅度。而无论此图形显示处理器显示速度有多快，如果有大量的网纹贴图物件必须被显示时，很明显，存储器的频宽就成为图形显示执行时的瓶颈。

通常解决此方法的策略是在图形的显示存储系统中插入一个快取存储系统，根据此快取替代方案，网纹存储器的存取数量可被减少，然而，自从一个管线式(pipeline)结构被广泛应用在3维图形的设计上，大部分管线式结构当发生快取遗漏时都会有流水线执行功能时的阻塞现象，如果此图形显示系统拥有一个很深的管线式结构，这样，在找寻一个请求的存储数据时，将会发生延迟N个周期以上的情形，因此，有N个磁泡将曝露在流水线结构中，而这些磁泡将会引起所谓的停顿情形，并将会使图形显示系统的全程减缓。

本发明的目的在于提供一种可减少隐藏在存储器存取时的快取遗漏现象，并尽量将管线式结构所发生的阻塞现象减到最小的一种适用于主存储单元的快取存储系统。

为达到上述目的，本发明采取如下技术措施：

本发明的适用于主存储单元的快取存储系统，包括一个主存储控制器、一个快取存储器、一个标签存储模组、一个数据请求控制器；

主存储控制器具有一个存储地址输入端及一个存储数据输出端；主存储控制器电连接至主存储单元，并可根据输入至存储地址输入端的请求存储地址，取出存在主存储单元的存储数据，并在该数据输出端提供该取出的存储数据；

快取存储器具有多个可地址化的储存空间、一个用来接收一快取写入地址并写入一个地址至快取存储器储存空间中的写入数据接口、一个电连接至主存储控制器的存储数据输出端以储存上述中一个被快取写入地址储存空间的写入数据接口、一个用以接收一已指出在储存空间中其地址的快取读取地址的读取地址接口及一个输出该存储数据储存在被该快取读取地址所定址的一个储存空间中的读取数据接口；

标签存储模组用以储存一个包含有多个入口的标签查表，每一入口皆有一个储存在主存储单元中的一储存空间的主存储地址及一个储存在快取存储器内的一个储存空间中的快取存储地址；

标签存储模组用于接收一个地址信号，并定义其快取″找到″的存在，也就是为该输入地址信号可对应至存在该主存储控制器内的标签查表中的一个入口，或一个快取″遗漏″情形，当该输入地址信号没有对应到存在于该主存储控制器中的标签查表的任一入口；

该标签存储模组具有一″遗漏″的地址输出、一快取写入地址输出以及一快取读取地址输出；

该标签存储模组在定义该快取″找到″的情形下，是意指在快取存储器中找到一有效的数据入口，输出属于标签查表该入口的快取存储地址，且该快取存储地址是对应于在快取读取位置输出端的地址信号；

该标签存储模组定义该快取″遗漏″的存在，则是指该主存储器单元内的需要存取，该标签存储模组是根据该地址信号找到在储存在快取存储器中所选定的一个储存位置中产生快取存储地址，而主存储地址以及该快取存储地址则是根据地址信号对应至在标签查表中的一个入口储存，输出由该遗漏地址输出的地址信号所对应的主存储地址，并在该快取写入地址输出以及该快取读取地址输出处对应的地址信号输出该快取存储地址；

数据读取控制器电连接至在标签存储模组中的快取读取地址输出及在快取存储器中的读取地址接口，该数据读取控制器包括有一个快取读取地址序列，此序列为了接收从快取读取地址输出的快取存储地址，并为提供该快取存储地址当作快取读取地址至该读取地址接口以先进先出的方式进行；