[发明专利]逻辑输入缓冲器电路及方法

说明书

本发明是有关于一种数字逻辑电路，且特别是有逻辑输入缓冲器及其相关电路。

数字逻辑电路可用于各种电子应用，如：微处理器、控制器、数字信号处理器、内存装置等等。数字逻辑路可分为三种类型：(1)晶体管-晶体管逻辑(TTL)，(2)发射极-耦合逻辑(ECL)，(3)互补式金属氧化物半导体(CMOS)。由于低消耗功率、大密度设计、噪声免疫，CMOS逻辑电路较其它逻辑电路更具有优势。

以数字逻辑电路而言，各输入信号通常供应至逻辑电路的输入逻辑缓冲器。图1A即是CMOS反向输入缓冲器100的简化示意图。输入缓冲器100具有两个串联的输入晶体管，P沟道晶体管112及N沟道晶体管114。输入晶体管112、114为MOS加强模式装置。P沟道晶体管112的源极耦合电源(VDD)，N沟道晶体管114的源极耦合电源VSS。两晶体管的闸极彼此耦合以作为缓冲器100的输入。两晶体管的漏极则彼此耦合以作为缓冲器100的输出。

设计输入缓冲器100时的考虑包括：(1)DC规格，(2)噪声边界(Margin)，(3)杂设免疫(Immunity)，(4)截面电流，(5)电路尺寸，(6)切换速度等等。数字逻辑电路的特征部分取决于DC规格。DC规格包括：(1)逻辑高的输入电压临界V_IH，(2)逻辑低的输入电压临界V_IL，(3)逻辑高的输出电压V_OH，(4)逻辑低的输出电压V_OL。通常，高于电压V_IH的输入信号会被视为逻辑高的输入，而低于电压V_IL的输入信号会被视为逻辑低的输入。V_IH及V_IL为该逻辑电路改变状态的输入″工作″(Trip)点。高于V_OH的输出信号会被视为逻辑高的输出，而低于V_OL的输出信号则会被视为逻辑低的输出。

通常，设计者可改变晶体管的β值以调整电路特性，并影响上述条件。举例来说，电路设计者可选择晶体管的β值(如P沟道晶体管112及N沟道晶体管114的β值)及晶体管β值的比例以得到想要的电路特性。β值则可控制晶体管尺寸以得到。因为控制的等级受限于上述条件，因此通常只能产生次佳的电路设计。

本发明的目的是提供一种逻辑输入缓冲器电路及方法，这种输入缓冲器具有一组输入晶体管，其具有动态调整的β值，因此可对晶体管操作特性进行必要的控制。另外，β值的调整则可利用额外输入晶体管的致能及失能以改变输入晶体管的尺寸。

本发明的目的可以通过以下措施来达到：

一种逻辑输入缓冲器，包括：

一P沟道输入晶体管；

一N沟道输入晶体管，串联该P沟道输入晶体管；

一额外输入晶体管，并联该P沟道输入晶体管或该N沟道输入晶体管；

一控制晶体管，串联该额外输入晶体管；以及

其中，该额外输入晶体管在一输入信号的上升或下降转换前致能。

一种逻辑输入缓冲器，包括：

一P沟道输入晶体管；

一N沟道输入晶体管，串联该P沟道输入晶体管；

一额外P沟道输入晶体管，并联该P沟道输入晶体管；

一额外N沟道输入晶体管，并联该N沟道输入晶体管；

一第一控制晶体管，串联该额外P沟道输入晶体管；

一第二控制晶体管，串联该额外N沟道输入晶体管；以及

其中，这些额外晶体管分别选择性在一输入信号的上升或下降转换前致能。

一种逻辑输入缓冲器，包括：

一第一输入晶体管；

一第二输入晶体管，串联该第一输入晶体管；

一第三输入晶体管，并联该第一输入晶体管或该第二输入晶体管；以及

其中，该第三输入晶体管在一输入信号的上升或下降转换前致能。

一种独立控制逻辑输入缓冲器的输入工作点的方法，包括：

以该输入缓冲器接收一输入信号；

接收一控制信号；

根据该控制信号以调整该输入缓冲器内一选定输入晶体管的β值。

本发明相比现有技术具有如下优点：

在一个实施例中，输入缓冲器具有一对串联的MOS输入晶体管，P沟道晶体管及N沟道晶体管。额外P沟道输入晶体管则串联一控制晶体管，其组合并联该P沟道输入晶体管。额外输入晶体管在输入信号的上升或下降转换期间，乃是根据预定的操作特性而由控制晶体管选择性地致能。额外输入晶体管则提供后述优点。