[发明专利]开发方法、开发支持系统和储存其程序的存储介质

说明书

本发明涉及一种开发方法、开发支持系统和储存其程序的存储介质，更具体地涉及用于开发半导体之类的硬件和/或软件的系统开发方法，或者是通过从因特网或内部网之类的网络得到关于执行不同功能的各种功能单元的信息，然后将它们进行组合而成的系统的开发方法，还涉及储存系统开发方法程序的存储介质，以及储存功能单元开发方法的程序的存储介质，和用于支持系统和功能单元的开发的开发支持系统、及储存用于控制开发支持系统的开发支持系统控制程序的存储介质。

本发明要求日本专利申请2000-104058(2000年4月5日申请)的优先权，其内容在此引用作为参考。

随着半导体器件的集成度及其封装密度的提高，包括由一百万个甚至更多的晶体管构成的LSI(大规模集成电路)的半导体器件也能够实现了。一个例子是系统LSI，其将包括由总线和信号线连接的CPU(中央处理单元)、储存器件如ROM(只读存储器)和RAM(随机存取存储器)、缓冲器和多个执行各种信号处理的外围器件在内的系统集成到一块半导体芯片上。

因为这种系统LSI的电路规模是非常大的，因而不可能直接在晶体管层面上进行电路设计。因此，为了使CPU、ROM和RAM、缓冲器和两个或更多的外围器件能执行一个功能模块所要达到的功能，就需要顺序地和分段地进行用于定义和确定整个系统操作和构造的系统设计、用于根据由系统设计所确定的规格来确定功能模块之间的关系及各功能模块内操作的功能设计、用于通过将基本的门电路如NAND门和/或NOR门等进行组合来构造各功能模块的详细的逻辑设计、和用于在晶体管层面确定电子电路和逻辑器件的特性来满足基于包含功能设计和详细的逻辑设计在内的逻辑设计的电路规格的电路设计。而且，需要在每个阶段使用计算机进行工作模拟和验证是否能得到所需要的功能。

常规地，在逻辑设计阶段，要进行以下的工作。首先，逻辑设计者根据系统设计所确定的规格进行逻辑设计，以定义包括CPU和/或两个以上的外围器件等的功能模块间的关系及各功能模块内的操作。接下来，逻辑设计者通过操作构成用于半导体器件逻辑设计的专用计算机或储存用于半导体器件逻辑设计程序的通用计算机的键盘或鼠标，将基本逻辑单元如NAND门和/或NOR门或基本逻辑电路如锁存器、计数器或由这些基本逻辑单元组合形成的器件等进行组合，来进行详细地逻辑设计，以实现通过上述功能设计来确定了其内部操作的各功能模块，并形成半导体器件的仿真模型。上述基本逻辑单元或基本逻辑电路称为宏，而宏的函数以编程语言如HDL(硬件描述语言)或C语言(商品名称)来描述，并事先在FD(软盘)、HD(硬盘)或CD-ROM等中储存起来。然后，逻辑设计者在将这样形成的半导体器件仿真模型与储存在存储介质如FD、HD或CD-ROM等中和从与这些存储介质相应的外部存储介质读取的宏库一起进行编译之后，使用一计算机执行仿真程序以对该半导体进行检验。

如上所述，通过将在库中储存为宏的多个基本逻辑元件和/或基本逻辑电路进行组合来进行半导体器件的逻辑设计。但是，尽管同样为每个逻辑设计者提供储存在库中的宏，因为要求增加库的安全性的宏的储存是不允许的，在这种要求提高安全性的宏的宏开发者与想要获得这种宏的各逻辑设计者之间要达成特殊的协议，而储存在FD等中的宏是个别地提供给达成该特殊协议的逻辑设计者的。因此，当有很多的逻辑设计想要与宏的开发者达成协议时，对于该宏开发者来说，由于签订协议的烦扰而使其感到负担很重，而且想要得到宏的逻辑设计者也不能很快地获得由宏提供的信息，从而迟滞了半导体器件的开发。

为了解决这个问题，在例如日本专利申请未决公开的No.Hei 11-224284中介绍了一种方法。其中，当象宏之类的“设计资产”通过互联网来配送时，要接收该设计资产的设计者或用户被分为几组，包括将宏使用到项目中的用户组、采用该设计资产以用于公司的某个部门的用户组、采用该设计资产以用于公司的用户组、特殊的用户组、以及一般性的用户组，按照要提供的设计资产范围对应于各组不同的方式，将开发的设计资产适当地独立分配给想要该宏的各组。但是，即使在这种方法中，因为相同的设计资产被提供给属于相同组的用户，如果属于某个组的用户想得到提供给属于其它组用户的设计资产，则必须签订与上述相同的特殊协议，从而产生了与上述同样的问题。