[发明专利]时钟发生器和使用此时钟发生器的数字或电话便携式终端

说明书

本申请要求在2000年1月6日提交的日本专利申请号2000-005785的优先权，其内容引入作为参考。

本发明涉及时钟发生器，并且更具体地涉及数字便携式电话终端等中用于基准时钟生成的时钟发生器。

便携式电话等无线电通信终端需要一个精确和高稳定的时钟作为其组成电路的操作的基准。这样的便携式电话终端具有用于控制它自己的时钟发生器的振荡器(例如，晶体振荡器)的频率以匹配从基站接收的波的电路，此电路通常被称为AFC(自动频率控制)电路。现有技术的AFC电路示例公开在例如日本专利公开文献JP9-199997和日本专利公开文献JP10-284997中。使用这样的时钟发生器的接收机的现有技术示例公开在例如日本专利公开文献JP7-202737中。PLL(锁相环)的现有技术示例公开在例如日本专利公开文献JP8-251019中。

采用使用AFC电路控制的时钟的系统(下文称为主系统)的多系统终端等也采用利用晶体振荡器等的频率的共存系统(下文称为子系统)。图6表示这样的终端的一个示例。如图所示，此终端包括主系统611和接收从中提供的系统时钟的子系统612。主系统611是用于便携式终端(即，便携式电话终端)的当前PDC或下一代的WCDMA系统。或者，主系统611可以是PHS(个人手持电话系统)。子系统612从属于这样的主系统并且可以是例如蓝牙系统。

在便携式电话终端中，基准时钟发生器应高度准确。作为基准时钟发生器，一般使用TCXO(温度补偿晶体振荡器)。在多系统中，由于组成部分的增加，每个系统中TCXO的使用是不希望的，并且在要求尺寸小与重量轻的便携式远程终端中特别不利。因此，如图7的方框图所示，在单个主系统中提供TCXO70，并且其输出时钟用于多个PLL电路中，即，用于无线电终端侧PLL电路(第一PLL电路)71、用于主系统控制PLL的控制电路时钟发生器72(第二PLL电路)和用于子系统比率或控制部分PLL的蓝牙时钟发生器(第三PLL电路)73中。

图8是表示一般PLL电路的方框图。此电路包括TCXO 80；AFC电路81；分频器A82；寄存器83、86与89；相位比较器84；电荷泵85；VCO(电压控制振荡器)87和分频器B 88。寄存器83与89分别控制分频器A82与B82的分频比率。寄存器86控制相位补偿器84和电荷泵85。具有此PLL结构的电路操作，以使TCXO 80的输出频率fr除以分频器A82的分频比率Da得到的值等于VCO 87的输出频率fo除以分频器B88的分频比率Db得到的值。即，

fr/Da=fo/Db……(1)

等式(1)可以变换成下面的等式(2)：

fo=fr×Da/Db……(2)

结果，通过将TXCO 80的输出频率乘以分频器82与88的分频比率来确定VCO 87的输出。因而能通过利用寄存器83与89改变分频比率获得所需频率上的输出。

现在将结合图9描述例如便携式电话终端的一般AFC功能。此功能是将终端同步到从BTS(基站收发信机)接收的波。图9所示的系统包括具有天线91、天线92、无线电电路93、包括加法器/平均差错计算电路95与D/A(数字-模拟)电路96的AFC电路94以及TCXO97的BTS 90。

从BTS 90接收的波由于诸如传播路径中的衰落的原因而瞬时变化。即使在这样的情况中，AFC电路94也适于与接收的波同步。无线电单元93解调从BTS90接收的高频波以提供基带输出。AFC电路94中的加法器/平均差错计算电路95计算相位差错，并且D/A变换器96 D/A变换此相位差错并将得到的模拟电压馈送给TCXO97。

在图7所示的系统中，子系统(蓝牙)PLL的时钟不应变化。虽然，如前所述，AFC电路81引起的TCXO 80的基准频率变化引起VCO 87的输出频率中的相应变化。如上所述，子系统中的频率变化是不希望的(因为所得到的电路操作的不利影响)，并且希望子系统使用不受例如在主系统中使用的AFC功能的影响的时钟。

本发明因此具有提供一种时钟发生器的目的，此时钟发生器用于具有主系统与子系统的系统中并允许子系统生成不受主系统中使用的AFC功能的影响的时钟。

根据本发明的一个方面，提供用于包括利用AFC(自动频率控制)控制的TCXO(温度补偿晶体振荡器)和利用主系统提供的系统时钟操作的子系统并包括具有相位比较器与VCO(电压控制振荡器)的PLL(锁相环)电路的多个系统的一种时钟发生器，其中：PLL电路中分频器的分频比率根据AFC电路的输出进行补偿以吸收AFC引起的相位变化。