[发明专利]用于计算机算术运算的部分匹配部分输出高速缓冲存储器

说明书

本发明涉及一种用高速缓冲存储器执行算术运算的装置和方法，特别涉及一种具有能够部分输出的高速缓冲存储器的装置和方法。

计算机用通过反复移位、相加和相减的处理数据来执行例如倍增、相除的算术运算。需要数据的多次存取和运算循环达到结果。对于更复杂的运算如“平方根”以及执行三角函数，传统的计算方法非常费时，并且，在一些应用中，不易于实施。

通过查询表能实施一些更复杂的算术功能，但查询表必须足够大以容纳很多不同的操作数。如果要运算的操作数不相同，即使仅一位不相同，也不能完成查询表工作。来自查询表的数据将出现错误。为了得到正确的结果，必须对操作数的每一位进行整体计算。

其他实施包括专用电路的使用。可参见例如Sutcliffe的美国专利No.4,734,878，题为“CIRCUIT FOR PERFORMING SQUARE ROOT FUNCTION”。尽管花费较少的时间，但是专用电路需要额外的硬件并仅用于特定的功能。也就是说，Sutcliffe装置仅能执行平方根，乘法器仅能用于乘法等。

高速缓冲存储器是高速随机存取存贮器(RAM)，CPU访问该存储器能比访问常规存贮器更快。高速缓冲存储器通常用于存储被CPU频繁存取的数据。与对从常规存贮器存取的数据的运算相比，CPU对高速缓冲存储器的数据执行的运算越多，执行速度越快。

高速缓冲存储器由CPU直接存取(而不是通过例如一个外部存贮器管理单元来存取)，并实际位于CPU附近，一些高速缓冲存储器在CPU芯片上以减少CPU和高速缓冲存储器之间的信号传播时间。对例如AlphaAXP 21064微处理器这样的数据高速缓冲存储器的运算的描述参见DavidA.Patterson和Jonh L.Hennessy的“Computer Architecture AQuantitative Approach”(1996年Morgan Kaufmann出版社出版，第380-383页)。当CPU执行读或取出运算时，其首先检查需要的数据或指令是否在高速缓冲存储器中。如果在高速缓冲存储器中，则迅速存取该数据或指令。否则，必须从常规存贮器(DRAM或ROM)取出该数据或指令，从而花费更多时间。

图1示出了常规的高速缓冲存储器。高速缓冲存储器10包括高速缓冲存储器标记11，它包括多个用于存储由处理器频繁或最新存取的数据、地址、或文件的缓冲器。高速缓冲存储器10包括用于比较最新输入的数据和存储在标记中的数据的电路。如图1所示，专用“或”门与高速缓冲存储器标记11中的每个缓冲器的每个位相关。当确定最新输入的数据与高速缓冲存储器标记11的一个缓冲器中存储的数据匹配时，在门15、16、...19输出一个准确的比较。高速缓冲存储器数据12是存储对应于高速缓冲存储器标记11中的每个缓冲器的数据的文件。一旦从对应的门15、16、...19接收到准确的比较信号，高速缓冲存储器数据12对应位置处的数据作为q4、q3、q2、...q0输出。图1所示的高速缓冲存储器为5位宽度。

可以看出：高速缓冲存储器的特征是可用作执行高速计算的算术装置的数据存储装置。例如，例图1所示这样的高速缓冲存储器存储高速缓冲存储器标记11中的操作数和高速缓冲存储器数据12中的对应计算结果。如果在高速缓冲存储器标记11中发现要执行相同算术运算的操作数，则绕过该算术运算。在这种情况下，高速缓冲存储器用作一个查询表，与查询表ROM相比，其存取时间短。然而，由于在查询表ROM的情况下，如果该方法仅在操作数与存储的高速缓冲存储器标记数据严格匹配时有效，则查询表模式中的高速缓冲存储器的使用将导致总的处理量下降。

相应地，需要一种具有代替算术单元使用的高速缓冲存储器的装置，其能够用于部分输出部分匹配的操作数的计算结果。

本发明提供一种使用具有TAG寄存器和高速缓冲数据存储器的高速缓冲存储器结构来执行算术运算的方法，该方法包括步骤：在TAG寄存器中有多个已知操作数，每个操作数有一个由算术运算获得的对应结果，该结果存储在高速缓冲数据存储器的对应位置中；将执行了算术运算的一个新的操作数输入到TAG寄存器中；将新的操作数与多个已知操作数相比较；以及确定新的操作数是否与已知操作数中的任一个匹配，如果匹配，则从高速缓冲数据存储器输出相应于被匹配新的操作数的已知操作数的已知结果。