[发明专利]数据处理系统

说明书

本发明涉及一种数据处理系统，尤其涉及一种适用于信号合成处理的多电位数据处理系统。

由于目前内存的是以二进制形式储存数据，因此利用数字计算机(DigitalComputer)来处理各类数据、讯息似乎已是现今信号处理技术的主流，而中央处理单元(CPU)或简称处理器(Processor)的装置则是数字计算机(DigitalComputer)用以读取指令与执行指令的重要部份，请参见图1所示，其为中央处理单元11的内部装置结构示意图，其中主要是以控制单元111、算术逻辑运算单元112以及缓存器组113的内部互相连接来组成，而控制单元111用以控制中央处理单元11的操作并由此控制整个计算机，算术逻辑运算单元112则用以完成计算机的数据运算功能，至于缓存器组113则作为中央处理单元11内部的内存，而藉由彼此互相连接所进行的传输而达成其整体的数据处理功能。

但是，在上述以数字二进制来进行数据储存与处理的电路装置中，由于一个储存单元(storage cell)仅能储存代表0或1的两个不同电位信号，因此在处理数据量相当大且数据量仍在快速增加中的影音信号时，其所占用的储存单元数目亦将随的大幅增加而有捉襟见肘的窘态，而且以传统中央处理单元来进行影音信号的数据处理时，亦有其未尽理想之处。而如何改善上述传统技术的缺点，仍为发展本发明的一个主要目的。

而在一系列的美国专利案(4890259、4989179、5126967、5241494以及5754470)中或多或少揭示出一具有可储存多电位电压信号功能的储存单元，而如何利用此有别于一般数字储存单元的概念来建构一新颖的数据处理架构，仍为本发明的另一目的。

本发明关于一种数据处理系统，其包含一控制指令储存装置、一待处理数据储存装置、一地址指针器、一多重电位信号译码器、以及一数据处理单元。其中该控制指令储存装置与该待处理数据储存装置，分别以n与m个电位的数据形式来存放控制指令与待处理数据，其中m＞2，n≥2，较佳者m与n均大于2。该地址指针器电连接于该控制指令储存装置以及该待处理数据储存装置，用以指向该控制指令储存装置中的第一地址以及该待处理数据储存装置中的第二地址。该多重电位信号译码器则用以从该第一地址中读取该n个电位数据形式的控制指令，在进行解读后，根据电位的不同而送出一代表相对应控制指令意义的控制信号至数据处理单元。该数据处理单元25，在自该第二地址中读取该m个电位数据形式的待处理数据后，根据该控制信号的控制，对此数据进行处理，而在得到结果后送出输出信号，而完达成数据处理与信号输出的功能。

该控制指令储存装置较佳以一多重电位内存单元(Multi-Level Memory Cell)来完成。然而，当n＝2时，该控制指令储存装置可以一般的数字内存单元(DigitalMemory Cell)来完成，例如动态随机存取内存(DRAM)。

该待处理数据储存装置较佳以一多重电位内存单元(Multi-Level MemoryCell)来完成。

该地址指针器较佳包含一行寻址器以及一列寻址器。

该多重电位信号译码器较佳以多个电位比较器所构成。而电位比较器的数目是依所需译码的电位信号数目而定。

该数据处理单元包含有一多重电位数据缓存器，以及一多重电位数据处理器。该多重电位数据缓存器电连接于该待处理数据储存装置，用以储存以m个电位的数据形式来存放的待处理数据。该多重电位数据处理器电连接于该多重电位数据缓存器与该多重电位信号译码器，其用以根据该控制信号的控制而对该多重电位数据缓存器中以m个电位的数据形式来存放的待处理数据进行处理，然后送出该输出信号。随着该控制信号内容的不同，该多重电位数据处理器所进行的处理包括各式运算，例如加、减、归零、或维持原值等。当所进行的处理涉及如归零或维持原值等操作时，可使该多重电位数据处理器发出一模拟寻址信号，此时该数据处理单元可另外包含一模拟/数字转换器与一程序计数器。该模拟/数字转换器电连接于该多重电位数据处理器，用以将该模拟寻址信号转为一数字寻址信号后输出。而该程序计数器电连接于该模拟/数字转换器以及该地址指针器，其用以根据该数字寻址信号的触发而输出一计数信号至该地址指针器，进而控制该地址指针器指向该控制指令储存装置以及该待处理数据储存装置中的适当地址。