[发明专利]ATAPI指令接收方式

说明书

本发明涉及一种控制ATAPI(AT连接包接口)协议的LSI指今接收方式，具体而言，是涉及一种能缩短CPU处理时间的ATAPI指令接收方式。

ATAPI是主机和内置用硬盘接口的ATA标准扩充到多媒体装置用的标准，关于其详细内容由X3T13委员会制定。

下面，参照图5和图6来说明已有的ATAPI指令的接收方式。

图5表示通过ATA总线2向主机1连接装置3-6的状态。

装置3-6是支持ATA协议的装置，或者是支持ATAPI协议的装置，此处是支持ATAPI协议的装置。在装置3的内部，如图6所示，具存控制ATAPI协议用的LSI(ATAPI协议控制KSI)31和解读从主机1接收的指令并在其内进行相应处理的CPU32，以及CPU32访问的RAM33。

图6表示通过ATA总线2访问的装置3的构成和指令数据流。即，ATAPI协议控制LS131通过ATA总线2控制ATAPI协议、CPU32对装置3进行控制、根据CPU32访问RAM33。

另外，ATAPI协议控制LSI31具有用于访问主机1的公共寄存器存储区域311和可能用作CPU32的RAM的缓冲存储器312。

而且，公共的寄存器存储区域311包括ATAPI协议规定的指令寄存器3111和暂时存储由主机1向公共寄存器的数据寄存器发送的指令包和访问数据等的数据FIFO(先进先出)3112以及其它的公共寄存器3113。

现在对于具有这种构成的装置3-6，主机1选择装置3，通过ATA总线2，对装置3发送指令时候的关于装置3的ATAPI指令接收方式进行说明。

对于从与主机1连接的装置3-装置6中选择的装置3而言，主机1通过ATA总线2访问公共的寄存器存储区域311，向公共的寄存器存储区域311发送1字节的指令和指令束(下面称作“指令包”)。这里，指令包是来自ATA协议的扩充机能，是当启动主机1的时候，以与装置3的指令(标识包装置指令)互赠设定的多字节指令数据。

通过ATA总线2，从主机1向装置3发送根据ATAPI协议所产生的指令的情况下，ATAPI协议控制LSI31分别向公共寄存器存储区域311中的指令寄存器3111存储主机1访问的指令寄存器的值，向公共寄存器存储区域311内的数据FIF03112存储主机1访问的指令包的值，向公共寄存器存储区域311内的其它公共寄存器3113存储主机1访问的其他公共寄存器的值，接着，向CPU32提供中断信号。

CPU32一接到中断信号后，就开始中断处理例行程序。在中断处理例行程序中，访问ATAPI协议控制LSI31中的指令寄存器3111、数据FIF03112和其他寄存器3113，并将存储在它们中的值存储在RAM33中。

CPU32一结束中断处理例行程序后，就恢复到作为通常处理的指令处理例行程序，在指令处理例行程序中，从RAM33中取出前述的存储值，进行指令处理。

据此，在根据上述的已有ATAPI指令接收方法接收指令时，CPU32识别来自ATAPI协议控制LSI31的中断，在CPU32的中断处理例行程序中，进行向ATAPI协议控制LSI31的公共寄存器存储区域311的访问，从而在RAM33中存储该公共寄存器的值。

但是，问题在于，根据上述的已有ATAPI指令接收方法，在CPU32的中断处理例行程序方面，CPU32取得ATAPI协议控制LSI31保持的公共指令寄存器的值和指令包的值要花费时间，对应CPU32的其它处理迟缓。

此外，还有问题是在CPU32正取得指令寄存器的值和指令包的值期间，ATAPI协议控制LSI31接收到来自主机1的下一个指令和指令包的情况下，具有破坏CPU32取得的指令寄存器值和指令包值的可能性。

因此，鉴于上述存在的问题，本发明的目的在于提供使CPU32的中断处理变短，能够增加系统稳定性的ATAPI指令接收方式。

为了解决上述问题，本发明第一方面的ATAPI指令接收方式是包括具有公共的寄存器存储区域和缓冲存储器且控制ATAPI(AT连接包接口)协议的LSI以及进行具有行该LSI的装置的控制的CPU的装置的指令接收方式，其特征在于，对于上述装置，当从该装置外部由主机经过ATA总线发送指令时，所述的CPU向所述的LSI提供数据存储许可时，在所述CPU指定的所述缓冲存储器的存储目的地址中存储在所述的公共寄存器存储区域中存储的公共寄存器的值。