[发明专利]多路数字图像多组组合的实现方法和总线接口技术

权利要求书

1.一种多路数字图像多组组合的实现方法，其特征在于包括以下处理步骤：

A.将来自原始视频通道的m路完整的视频数据对应送入m路子画面通道，分别按像素方式压缩成m个子画面像素数据并对应暂存在m个先进先出(FIFO)子画面帧存中；

B.由m路子画面像素数据的输出总线选通信号控制m路子画面像素数据在规定的时刻输出到n组视频数据总线中的一组规定的视频数据总线上；

C.由n组图像组合模块分别将n组视频数据总线上的子画面像素数据组合成n组组合画面，并从n组组合画面通道输出完整的视频数据。

2.根据权利要求1所述的一种多路数字图像多组组合的实现方法，其特征在于：所述的步骤A包括生成扫描顺序与原始视频数据相同但行像素与列像素少于原始图像的子画面，和将子画面视频数据存放在先进先出(FIFO)子画面帧存的低位地址端。

3.根据权利要求1所述的一种多路数字图像多组组合的实现方法，其特征在于：所述的步骤B进一步包括：在规定的时刻，每一组视频数据总线上只有一路子画面像素数据被输出，m路子画面像素数据被所述的总线选通信号控制，选择性地切换到n组视频数据总线上。

4.根据权利要求1或3所述的一种多路数字图像多组组合的实现方法，其特征在于：所述步骤B中的总线选通信号的生成进一步包括：计算出一场或一帧组合画面的每个像素所对应的子画面的通道地址；将计算后的一场或一帧的像素地址按照图像扫描顺序写入存储器，形成像素地址表；在视频同步信号的控制下从像素地址表中读取像素地址，选通一组视频数据总线，由第n组组合画面图像处理单元读取第m个子画面像素数据。

5.根据权利要求4所述的一种多路数字图像多组组合的实现方法，其特征在于：在奇偶场方式下，是由两组存储器分别存储奇场与偶场的像素地址表；在帧处理方式下，是由一组存储器存储公共帧的像素地址表。

6.根据权利要求4所述的一种多路数字图像多组组合的实现方法，其特征在于：在画面组合方式稳定的业务时间段内，一次计算并存储的一场或一帧组合画面的每个像素所对应的子画面的地址，在每场或每帧供重复读取。

7.一种多路数字图像多组组合的总线接口，其特征在于：包括

m路子画面图像处理单元、n组组合画面图像处理单元、n组视频数据总线、地址及控制总线、像素数据读取控制与总线切换逻辑模块和时钟及同步信号产生模块；

m路子画面图像处理单元的m个子画面通道输出端同时连接n组视频数据总线；n组视频数据总线同时连接n组组合画面图像处理单元的子画面视频数据输入端，或者固定连接少于n的组合画面图像处理单元的子画面视频数据输入端；

所述的地址及控制总线同时连接n组组合画面图像处理单元、像素数据读取控制与总线切换逻辑模块和时钟及同步信号产生模块。

8.根据权利要求7所述的一种多路数字图像多组组合的总线接口，其特征在于：所述的m路子画面图像处理单元中的每一路子画面图像处理单元，是由子画面生成模块、先进先出(FIFO)子画面帧存模块和子画面像素数据切换与分配模块顺序连接构成的；所述n组组合画面图像处理单元中的每一组组合画面图像处理单元是由组合画面像素地址控制模块和组合画面合成控制逻辑模块连接构成的；n个组合画面像素地址控制模块及所述的像素数据读取控制与总线切换逻辑模块与所述的地址及控制总线连接；所述的像素数据读取控制与总线切换逻辑模块与所述的m个子画面像素数据切换与分配模块连接，所述的m个子画面像素数据切换与分配模块及所述的n个组合画面合成控制逻辑模块同时连接n组视频数据总线。

9.根据权利要求8所述的一种多路数字图像多组组合的总线接口，其特征在于：所述的像素数据读取控制与总线切换逻辑模块是由译码器连接组成的，对由相关的组合画面像素地址控制模块送出的像素地址信号及视频同步信号进行译码，输出总线选通信号，控制一子画面像素数据输出到一组视频数据总线上。