[发明专利]具有双锁相环的定时电路

权利要求书

1.一种用于产生时钟信号的定时电路，其中包括：

捕获数字锁相环，其具有能够紧跟输入信号及其相关干扰的宽的捕获范围；以及

输出数字锁相环，其具有相对于所述捕获数字锁相环而言较慢的响应，所述输出数字锁相环跟踪所述捕获锁相环的输出以便于为定时电路产生输出信号。

2.如权利要求1所述的定时电路，其中所述捕获数字锁相环和所述输出数字锁相环都包括数字低通滤波器，所述捕获数字锁相环中的所述低通滤波器具有比所述输出数字锁相环中的所述数字低通滤波器的截止频率更高的截止频率。

3.如权利要求2所述的定时电路，其中所述捕获数字锁相环中的所述低通滤波器具有足够高的截止频率以确保其输出能紧跟输入信号及其相关的误差分量。

4.如权利要求3所述的定时电路，其中所述输出数字锁相环中的所述低通滤波器具有足够低的截止频率以确保其输出能紧跟所述捕获数字锁相环信号的输出，而不跟踪在输入信号中出现的相关的误差分量。

5.如权利要求1到5中的任何一个所述的定时电路，包括多个能接收相应输入信号的所述捕获数字锁相环，其中每个所述捕获数字锁相环都经功能电路与所述输出锁相环相连。

6.如权利要求5所述的定时电路，其中所述功能电路是选择所述捕获数字锁相环的其中一个输出的多路复用器。

7.如权利要求6所述的定时电路，其中所述功能电路是组合所述捕获数字锁相环的输出从而提供平均值的的累加器。

8.如权利要求7所述的定时电路，其中所述累加器产生加权平均值。

9.如权利要求5所述的定时电路，其中功能电路根据数学方程从所述捕获数字锁相环的输出中推导出输出。

10.如权利要求5所述的定时电路，其中所述捕获数字锁相环的输入经相应的多路复用器与多个输入和晶体振荡器相连。

11.一种从带有误差信号的输入信号中产生时钟信号的方法，包括：

使用捕获数字锁相环跟踪输入信号以及其误差分量从而产生数字输出信号，以及

使用相对于所述捕获数字锁相环而言具有较慢响应的输出数字锁相环来跟踪所述数字输出信号，以便于消除所述误差分量。

12.如权利要求11所述的方法，其中所述捕获数字锁相环具有相对于所述输出数字锁相环中的数字低通滤波器的截止频率而言较高的截止频率。

13.如权利要求12所述的方法，其中使用相应的所述捕获数字锁相环来跟踪多个输入信号从而产生经过功能模块的多个数字输出信号，以便于用所述输出数字锁相环跟踪所述数字输出信号。

14.如权利要求13所述的方法，其中所述功能模块允许选择所述捕获数字锁相环的其中一个数字输出。

15.如权利要求13所述的方法，其中所述功能模块组合所述捕获数字锁相环的所述数字输出从而产生平均值。

16.如权利要求15所述的方法，其中所述平均值是加权平均值。

17.如权利要求13所述的方法，其中可以选择多个输入信号中的一个以便于将其输入到每个所述捕获数字锁相环中。

18.如权利要求17所述的方法，其中从用于检测目的的晶体振荡器中推导出一个所述输入信号。

19.如权利要求12所述的方法，其中所述捕获数字锁相环中的所述滤波器可以有几百赫兹的截止频率。

20.如权利要求14所述的方法，其中在不能使用主要参考信号的情况下，其中一个所述输入信号可以提供备份信号以便使用。