[发明专利]自刷新片载电压发生器

说明书

本发明涉及诸如动态随机访问存储器(DRAM)之类的半导体芯片的备用供电系统，具体地说，涉及用于降低片载电压发生器在非有效模式(non-active mode)期间的功率的片载自刷新电压产生系统和方法。

通常，所有的片载电压发生器必须保持有效，甚至在备用或休眠模式期间，以便使一些电压电平在这些模式期间保持在能保证一定操作的电平上。此外，在芯片重新开始正常操作时，所有的电压电平必须立刻为正常操作准备就绪。为此，片载电压发生器设计成具有有效和备用两种电压发生器，有效电压发生器在有效模式期间使用，而备用电压发生器在开机后保持恒接通，以防止由于任何机理的电荷漏泄引起的电压降落。在半导体芯片内，实现备用电压发生器有许多缺点。例如：1)备用电压发生器需要占用额外的芯片面积；2)备用电压发生器消耗DC功率，例如一个体反向偏压(Vbb)备用泵要消耗15μA；以及3)在有效模式期间，备用电压发生器既弱又慢，因此并不很有用或有效。

在美国专利No.5,337,284中揭示了一种用来降低功率消耗的典型系统，这个专利的目的是在一个集成电路内实现一个产生一些在低功率应用中使用的高电压的系统。具体地说，美国专利No.5,337,284的目的是实现一种包括一个备用泵和几个有效泵的电压泵(充电泵)。在备用工作模式期间，只留用备用泵，以便节省功率。美国专利No.5,337,284的一个显著特征是实现一个不需要自激振荡器的自计时时钟电路。

另一些现有技术的片载功率降低系统包括美国专利No.5,189,316、美国专利No.5,856,951和美国专利No.5,315,557。

美国专利No.5,189,316针对的是一种降压产生系统，这种系统包括将一个外部供电电压电平(例如为Vext)逐步降低到一个低于这个供电电压电平的内部电平(例如为Vint)的装置。在美国专利No.5,189,316中，在备用期间，Vint发生器关断，而Vint供电线连接到Vext上，以节省功率。这种方法的一个明显缺点是备用时栅氧化层将受到较大的应力，可能导致这种电路需要一些厚氧化物器件，从而将使电路性能下降。另一个缺点是在备用期间由于使用较高的电压供电还会有较高的阈值和结漏泄。

美国专利No.5,856,951针对的是一种在备用模式期间产生一个降低了的Vint和提高了的电源电压Vss(通常是在地电位)的系统，以降低备用功率和漏泄。这种结构需要额外的硬件来产生这样的额外供电电平。然而，由于面积额外增大，因此也许并不能保证在节约功率上有所获益。

美国专利No.5,315,557揭示了与一种机构结合产生刷新时钟脉冲的系统，在刷新操作期间只禁用基片偏压Vbb发生器，以节省功率。Vbb功率产生电路消耗的电流只在微安的范围内，因此对于节约功率来说并不明显。

Ho-Jun Song的“降低DRAM备用电流的自停工时间检测器”(“ASelf-Off-Time Detector for Reducing Standby Current of DRAM”，IEEE Journal of Solid-State Circuits，Vol.32，No.10，October1997，PP1535-1542)揭示了一种用来降低DRAM电路内各种电压发生器的备用电流的定时电路。在这个参考文献中，用了一个嵌入的时间检测器电路来估计“停工时间(off-time)”间隔，即在第一操作周期内所监测的在第一电平的供电电压到达预先确定的第二电平所经过的时间。这个嵌入的时间检测器于是在这个停工时间间隔终端和在备用期各后继停工时间间隔终端启动采样和将监测的供电电压重新充到原来的第一电平，然而，这个嵌入的时间检测器电路是一个复杂电路，代价也大，即需要花费较大的芯片面积和功率消耗，因为在第一周期的检测操作期间本身也消耗功率。

因此，非常希望能有一种片载自刷新电压产生系统和方法，可以在非有效模式期间降低所有片载电压发生器的功率，同时在半导体芯片载以最小功耗维持稳定的电压电平。由于DRAM存储器设计具有不断增进的对在降低的功率电平下进行操作的要求，因此还非常希望能有一种片载自刷新电压产生系统可以以降低的功率消耗刷新DRAM储存器的各个储存单元。

本发明的目的是提供一种系统，可以控制在集成电路内产生的内部供电电压电平，而且可以在非有效模式期间降低各片载电压发生器的功率，以最小功耗在半导体芯片载备用稳定的电压电平。

本发明的另一个目的是提供一种片载自刷新电压产生系统，可以以降低的功率消耗电平刷新DRAM储存器单元。