[发明专利]半导体集成电路装置及其设计方法

说明书

本申请是株式会社日立制作所于1997年3月7日递交的申请号为97103057.X、发明名称为“半导体集成电路装置”的发明专利申请的分案申请。

本发明涉及集成了存储器的半导体集成电路装置，尤其涉及适用于把具有多条数据输入输出线等数据传输线的存储器和逻辑电路集成在同一个半导体芯片上的半导体集成电路装置的有效技术。

近年来，LSI(大规模集成电路)的高集成化在不断发展，已经能够在约1cm见方的半导体芯片上集成大容量的存储器和大规模集成电路及运算电路。在这样的芯片中，通过把存储器I/O线的数量取成几百条以上而能够使存储器和逻辑电路及运算电路间的数据传送速度达到1G字节/秒以上的极高速度。由此，能够期待在必要的图象处理用途等中和存储器之间进行高速的数据传送。

作为能够适用于上述用途的第一种现有技术，有Toshio sunaga等在IEEE.JOURNAL OF SOLID-STATE CIRCUIT，Vol.30，No.9SEPTEMBER 1995，pp.1006-1014中的论文“DRAM Macros forASIC Chips”所记述的DRAM(动态随机存取存储器)宏的例子。上述文献中公开了用0.8μm CMOS技术制造的组合了具有9条I/O线的288k比特(32k×9比特)容量的DRAM宏和逻辑的LSI芯片以及用0.5μm CMOS技术制造的组合了具有18条I/O线的1.25M比特(64k×18比特)容量的DRAM宏和逻辑的LSI芯片。

作为关联的第二种现有技术，美国专利5371896(1994.12.6颁发)中示出了把多个处理器及存储器相互耦合起来的并行计算系统集成在同一个半导体芯片上的方式。在该第二种现有技术中，把多个存储器和多个处理器集成在同一个半导体芯片上，两者之间用由纵横开关构成的网络耦合。该第二种现有技术的特征是能够根据需要切换进行SIMD(单指令多数据流)动作和MIMD(多指令多数据流)动作。SIMD动作时，多个存储器中的一个作为指令存储器使用，其余的存储器作为数据存储器使用。处理器中都被送入来自指令存储器的命令。MIMD动作时，在SIMD动作中作为数据存储器使用的存储器的一部分作为指令存储器使用，由此，各个处理器中被分别送入来自各指令存储器的命令。各存储器和处理器之间的数据传送路径能够用上述纵横网络进行各种切换。

集成了存储器的半导体集成电路装置除上述外还有种种方案，而自像上述第一种现有技术那样能够把DRAM等高集成的存储器和逻辑电路集成到同一个半导体芯片上开始，在图象处理等领域就受到重视。

本专利申请的发明者们明确了在这样的半导体集成电路装置中有2个课题。

第1个课题是有关设计方式的课题。作为现有的单个芯片的高集成存储器，特别是DRAM，由于规格的标准化，因此一旦制成则产品寿命比较长，因此，用于进行快速设计的设计方式不太认为很重要。然而，如上述第一种现有技术那样把DRAM等高集成的存储器和逻辑电路集成在同一个半导体芯片上的半导体集成电路装置由于很多情况下每个符合该装置所适用的特殊应用的特定规格都需要它，故一般在接受了来自用户这样的要求者的要求后半导体厂家按照所要求的规格开始制造。因而，能够迅速地设计就成为十分必要。换言之，要求缩短从着手芯片设计到芯片完成的时间(Time to Customers)。除此之外，所需要的存储器容量和运算电路的种类因用途不同而多种多样。为了满足对于这时间及多样性的要求，就必须从设计方式开始进行改革。

第2个课题与集成在同一个半导体芯片上的DRAM等的高集成存储器和逻辑电路的耦合电路有关。在把DRAM等高集成存储器和逻辑电路集成在同一个半导体芯片上时，仅集成它们则对于单个芯片难以产生大的优点。若考虑成本和要求的性能，则希望在约1cm见方的半导体芯片上集成大容量的存储器和大规模运算电路等的逻辑电路，能够确保两者间的耦合线数目在几百条以上，能够使数据传送速度达到例如1G字节/秒以上的高速。即，作为耦合存储器和逻辑电路的耦合电路，希望是高速且高集成的耦合电路，能够对存储器和逻辑电路(运算电路)之间的数据传送路径进行种种切换。