[发明专利]输出相对输入时钟具有固定相位差的时钟的PLL电路无效
| 申请号： | 01125559.5 | 申请日： | 2001-08-13 |
| 公开（公告）号： | CN1354562A | 公开（公告）日： | 2002-06-19 |
| 发明（设计）人： | 伊藤良明 | 申请（专利权）人： | 三菱电机株式会社 |
| 主分类号： | H03L7/06 | 分类号： | H03L7/06 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 刘宗杰,叶恺东 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 输出 相对 输入 时钟 具有 固定 相位差 pll 电路 | ||
【权利要求书】：
1.一种PLL电路，设有检测输入时钟与反馈时钟的相位差的第1相位比较器；
检测上述输入时钟的反相时钟与上述反馈时钟的相位差的第2相位比较器；
分别将上述第1相位比较器的正输出输入正输入端子、将上述第2相位比较器的负输出输入负输入端子的供给泵；
在上述供给泵输出的控制下振荡输出时钟的电压控制振荡器。
2.一种PLL电路，设有检测输入时钟与反馈时钟的反相时钟相位差的第1相位比较器；
检测上述输入时钟与上述反馈时钟的相位差的第2相位比较器；
分别将上述第1相位比较器的正输出输入正输入端子、将上述第2相位比较器的负输出输入负输入端子的供给泵；
在上述供给泵输出的控制下振荡输出时钟的电压控制振荡器。
3.权利要求项1或2所述的PLL电路，其特征是在上述供给泵与上述电压控制振荡器之间增设低通滤波器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱电机株式会社，未经三菱电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/01125559.5/1.html，转载请声明来源钻瓜专利网。
