[发明专利]利用高级编程语言的电路内仿真的设备和方法

说明书

                           技术领域

总的来说，本发明涉及通过仿真验证逻辑电路函数。更具体地说，本发明涉及通过以高级编程语言描述芯片设计中的逻辑电路函数，来仿真它们。

                           发明背景

包含在集成电路中的半导体芯片的成功设计越来越需要付出更艰辛的努力和更多的时间，原因是这种芯片和集成这种芯片的那些系统的复杂度急剧增长。由于希望在制造这样的芯片之前消除设计过程中的设计错误，广泛地采用验证芯片设计中的逻辑电路设计。在各种验证方法中，仿真方法是设法验证设计用于目标系统的芯片的逻辑电路函数的函数正确性的方法。

常规逻辑电路函数验证通过软件或硬件模型化或该两者结合来实现。软件模型化通过软件，以诸如C/C++这样的高级编程语言或诸如VHDL(极高速集成电路硬件描述语言)和Verilog这样的硬件描述语言(HDL)来描述了逻辑电路行为。美国专利第6,009,256公开了一种“仿真系统”，它允许以HDL指定电路的结构和函数，并产生电路的软件模型和硬件模型。美国专利第6,058,592公开了一种类似的基于HDL的仿真器。

但是，由于逻辑电路设计变得越来越复杂，特别是随着单片系统(system-on-a-chip)的增长，降低设计所需的时间量和该逻辑电路的系统内验证成了至关紧要的的问题。在逻辑电路设计的早期阶段的逻辑电路仿真最好使用诸如C或C++这样的软件编程语言，它们更容易编码和调试，并且比HDL运行得更快。

在当连接到环境硬件系统或目标系统时，进行逻辑电路的函数行为验证之后，可以手动或有可能用某种自动手段将该逻辑电路分割成分别作为软件和硬件实现的部分。这种方法与常规的、基于HDL的仿真方法比较，显著地节省设计和验证时间。

美国专利第4,901,259号公开了一种“ASIC仿真器”，它能够使软件编程语言以及HDL描述的模块运行在经由接口连接到目标系统的通用计算机。基本上可以说它是一种接收由软件模型化所产生的所有引脚信号的广义引脚输入/输出同步装置，而与外部电路的接口全部由软件模型化执行。ASIC仿真器系统计算包含在模型化中的引脚信号值，然后将该引脚信号值转换成电信号，以便将该值发送到目标系统的插口。主机和ASIC仿真器之间的通信由全部引脚信号需要的大量引脚信号值构成。

然而，当需要快速仿真时，美国专利第4,901,259所描述的“ASIC仿真器”出现一些问题。首先，主机使用的软件执行有相关于外部接口部分的引脚信号的产生的整个过程很慢。第二，与处理器速度相比，经过一完整的主机的输入/输出端口的通信速度一般很低。第三，该主机运行逻辑算法很慢，原因是该主机使用不能将其计算资源专用于运行该算法的通用操作系统。

已经有一些开发出来的工具，它们自动将C语言所描述的芯片设计转换成寄存器传送级(RTL)描述。不管怎样，这种工具已经用于隔离地测试诸如特定用途集成电路(ASIC)这样的复杂芯片。换句话说，不可能验证像安装在目标系统中的C语言所描述的芯片，因为芯片连同其目标系统的验证需要与大量依赖于该目标系统的外部装置的接口。

因此，仍然存在对这样一种仿真器的需求，该仿真器可以提供适合于用诸如C或C++这样的高级编程语言描述的芯片设计的快速而有效的仿真，并且与其目标系统(电路内)环境结合起来提供。

                           发明内容

本发明提供一种设备和方法，用于在芯片设计的很早的阶段，与所希望的目标系统结合起来高速验证芯片设计中的逻辑电路函数。为了实现上述目标，逻辑电路函数的算法行为以诸如C或C++这样的高级编程语言进行描述。然后将该逻辑电路函数的算法编译到主机，并且下载到本发明的仿真器中。

本发明的仿真器包括：处理引擎模块，具有至少一个处理器；和引脚信号发生器模块，具有至少一个可编程的逻辑电路装置，诸如现场可编程门阵列或可编程逻辑电路装置。该处理引擎模块执行高级编程语言描述的算法的编译代码，而引脚信号发生器模块产生兼容于目标逻辑电路的外部接口的引脚信号。该设备还包括监视或调试模块，以便于观察用于调试或监视目的的引脚信号的波形。