[发明专利]具DMA控制器的数字信号处理器多个部件间的信号组交换

权利要求书

1.一种数字信号处理单元，其特征在于，该数字信号处理单元包括一数字信号处理器，该数字信号处理单元包括：

核心处理单元，该核心处理单元对加到其上的信号组进行处理；

存储信号组的存储单元；

与数字信号处理单元的外部部件交换信号组的串行端口；

接收外部部件的信号组的主机端口接口单元；以及

直接存储器存取控制器，该直接存储器存取控制器对存储单元和核心处理单元之间的信号组交换进行控制，该直接存储器存取控制器对串行端口和存储单元之间的信号组交换进行控制，该直接存储器存取控制器在存储单元和主机端口接口单元间交换信号组期间防止与其他信号传送的冲突。

2.如权利要求1所述的数字信号处理单元，其特征在于，还包括第二数字信号处理器，该数字信号处理器和第二数字信号处理器包括：

在数字信号处理器和第二数字信号处理器的存储单元间传送信号组的装置，其中，数字信号处理器和第二数字信号处理器的直接存储器存取控制器控制信号组的传送。

3.如权利要求1所述的数字信号处理单元，其特征在于，直接存储器存取控制器包括一地址单元，该地址单元具有一帧方式、循环缓冲方式以及分类方式。

4.如权利要求1所述的数字信号处理单元，其特征在于，直接存储器存取控制器具有多个实施数字信号处理器各个部件间信号组传送的通道。

5.如权利要求1所述的数字信号处理单元，其特征在于，直接存储器存取控制器具有一仲裁单元，该仲裁单元解决各信号组传送请求中的冲突。

6.一种数字信号处理单元中传送信号组的方法，其特征在于，该方法包括：

数字信号处理单元的数字信号处理器具有直接存储器存取控制器，直接存储器存取控制器具有多个通道，每一通道能够响应控制信号使包含核心处理单元、存储单元以及串行端口在内的组当中选出的两个数字信号处理器部件互相连接；

将信号送至一仲裁单元，请求访问一连接两个选定部件的通道，

当两个选定部件间的信号组传送比其他等待的请求具有较高优先级时，便生成使这两个选定部件连接的控制信号；以及

在这两个选定部件间传送信号组。

7.如权利要求6所述的方法，其特征在于，数字信号处理单元包括两个数字信号处理器，每一数字信号处理器具有一接口单元用于将信号组从第一数字信号处理器的存储单元传送至第二数字信号处理单元的存储单元，第一数字信号处理器的接口单元和第二数字信号处理器的接口单元与其他数字信号处理器的直接存储器存取控制器连接。

8.如权利要求6所述的方法，其特征在于，传送步骤包括：生成与经该通道传送的信号组相关联的源地址和宿地址至少其中之一。

9.如权利要求8所述的方法，其特征在于，生成一地址包括：按包含帧地址方式、循环缓冲地址方式和分类地址方式在内的组当中选出的一方式生成地址。

10.一种直接存储器存取控制器，在一数字信号处理单元的数字信号处理器当中，该数字信号处理器具有核心处理单元、串行端口、存储单元以及主机端口接口单元，其特征在于，该直接存储器存取控制器包括：

多个通道，每一通道响应控制信号连接核心处理单元、存储单元和串行端口当中选定的两个；

响应通道请求用以解决冲突的仲裁单元，该仲裁单元选择要连接的两个单元；以及

状态控制单元，该状态控制单元响应该仲裁单元的信号用以生成该控制信号。

11.如权利要求10所述的直接存储器存取控制器，其特征在于，数字信号处理单元具有2个数字信号处理器，每一数字信号处理器包括一接口单元，该直接存储器存取控制器通道单元响应控制信号与直接存储器存取控制器所在的数字信号处理单元中的接口单元连接，并与其他数字信号处理器中的接口单元连接。

12.如权利要求10所述的直接存储器存取控制器，其特征在于，还包括一生成源地址和宿地址至少其中之一的地址单元，该地址单元按帧方式、循环缓冲方式和分类方式其中之一方式提供地址。

13.如权利要求10所述的直接存储器存取控制器，其特征在于，响应送至仲裁单元的在主机端口接口单元和存储单元间传送信号的请求，状态控制单元生成防止直接存储器存取单元传送信号组的控制信号。