[发明专利]半导体集成电路器件的制造方法

说明书

技术领域    

本发明涉及一种半导体集成电路器件的制造技术，尤其涉及当应用照相平版印刷术(以下简称“光刻”)在半导体集成电路器件的制造步骤中用光掩模(以下简称“掩模”)转移预定图形到半导体晶片(以下简称“晶片”)上时的技术效果。

背景技术

在半导体集成电路器件(LSI：大规模集成电路)的制造中，采用光刻作为在晶片上形成微小图形的方法。作为这种光刻，所谓的光学投影曝光方法最为普遍，在此方法中在掩模上形成的图形通过步进光学系统重复转移到晶片上。例如在日本专利申请特许公开2000-91192中描述了该步进光学系统的基本构成。

在这种投影曝光方法中，晶片上的分辨率R通常用R＝k×λ/NA表示，其中K代表取决于抗蚀剂材料和工艺的常数，λ表示照明光的波长，NA表示投影曝光透镜用数字表示的孔径。从此关系式明显看出，随着图形小型化的趋势，利用更短波长的光源的投影曝光技术成为必须。现通过采用汞灯的i线(λ＝365nm)或KrF受激准分子激光器(λ＝248nm)作为照射光源的投影曝光系统实施LSI的制造。ArF受激准分子激光器(λ＝193nm)的采用或F₂受激准分子激光器(λ＝157nm)的采用是在研究中的，这是因为需要更短波长的光源以实现进一步的微型化。

用于投影曝光方法中的掩模在对照射光透明石英玻璃衬底上具有由铬的光阻挡膜制成的光阻挡图形。例如由以下方法制造这种掩模：在石英玻璃衬底上形成将成为光阻挡膜的铬膜；给铬膜施加对电子束感光的抗蚀剂膜；依据预定图形数据使电子束对抗蚀剂膜曝光、显影以形成抗蚀剂图形，用抗蚀剂图形作为刻蚀掩模、刻蚀薄铬膜，由此形成光阻挡图形，然后去除剩余的电子束感光抗蚀剂膜。

但本发明人已发现在采用具有由例如铬的金属膜制成的光阻挡图形的曝光技术中存在下述问题。

具体而言，具有由金属膜制成的光阻挡图形的掩模适合批量生产，因为其富于耐久性，具有高可靠性，因此能用于大量的曝光处理。在半导体集成电路器件的研制阶段或预制造阶段，或在半导体集成电路器件的大项目小规模制造中，掩模图形需要不断改变或修正，并且掩模的被重复使用的次数低。在这种情况下，制造掩模花费大量的时间和成本，妨碍了半导体集成电路器件生产率的提高或成本的降低。本发明人发现了这一问题。

发明内容

因此本发明的目的之一是提供一种能够提高半导体集成电路器件生产率的技术。

本发明的另一目的是提供一种能够缩短半导体集成电路器件制造时间的技术。

本发明的再一个目的是提供一种能够减少半导体集成电路成本的技术。

本发明的上述和其它目的和新颖特点将从此处的描述和附图说明变得明显。

在由本申请公开的所有发明中，典型的几个将在下面描述。

在本发明的一个方面，提供一种半导体集成电路器件的制造方法，该方法在曝光处理时依据半导体集成电路器件的产量适当包括，采用第一光掩模和第二光掩模，第一光掩模具有有机感光树脂作为防曝光的阻挡材料，第二光掩模具有金属膜作为防曝光的阻挡材料。

在本发明的另一个方面，还提供一种半导体集成电路器件的制造方法，其中包括判断半导体集成电路器件的产量是否超过预定阈值产量；并且当半导体集成电路器件的产量没有超过阈值时，在曝光处理时采用具有包含有机感光树脂膜的有机材料作为防曝光的阻挡材料的光掩模。

在本发明的另一方面，还提供一种半导体集成电路器件的制造方法，其包括：判断半导体集成电路器件的产量是否超过预定阈值产量；当半导体集成电路器件的产量超过阈值时，判断半导体集成电路器件的功能是否已经确定；以及当功能还没有确定时，在曝光处理时采用具有包含有机感光树脂膜的有机材料作为防曝光的阻挡材料的光掩模。

仍是本发明的一方面，还提供一种半导体集成电路器件的制造方法，其包括在当大批量生产步骤之前，在曝光处理时采用具有包含有机感光树脂的有机材料作为防曝光的阻当材料的光掩模。

在本发明的另一方面，还提供一种半导体集成电路器件的制造方法，其中包括：在大批量生产步骤之前，在曝光处理时采用具有含有机感光树脂的有机材料作为防曝光的阻挡材料的第一光掩模；以及在大批量生产步骤采用具有金属膜作为防曝光的阻挡材料的第二光掩模。

在本发明的另一方面，还提供一种半导体集成电路器件的制造方法，其中包括：在形成与逻辑电路构成相关的图形的步骤中，在曝光处理时，采用具有含有机感光树脂的有机材料作为防曝光的阻挡材料的第一光掩模；在形成与单位元件有关的图形的步骤中，在曝光处理时采用具有金属膜作为防曝光的阻挡材料的第二光掩模。