[实用新型]带帧存储器的算术逻辑单元

说明书

技术领域：

本实用新型专利涉及一种带帧存储器的算术逻辑单元。

背景技术：

算术逻辑单元(Arithmetic Logic Unit，简称ALU)是一种常见的运算电路单元，用于通过电路实现输入数据的逻辑运算(与、或、非)和算术运算(加、减、乘、除)并将结果输出。目前，已有的ALU仅能对简单的非结构化数据进行运算，对于结构化数据，如图像数据，一般ALU不能分辨其数据的“行”、“场”、“帧”等结构化信息，并且ALU不带存储单元。

图像数据等结构化数据按其结构数据的组织存储，称为帧存储器(Frame Store)。在结构数据实时处理的过程中，大容量的结构化数据的运算都是按其结构同步信息进行的。实际应用中，如实时视频图像处理系统中，需要将图像数据按帧为单位进行运算，因此需要在运算前将图像及模板数据存储于帧存储器中，在运算时按视频同步时钟信号进行运算。如果采用一般ALU，需要附加外围电路进行同步控制，需要额外的时序，由此既造成系统结构复杂，又影响系统运行的实时性。

发明内容：

本实用新型的目的就是为了解决以上问题，提供一种用于图像数据实时处理的算术逻辑单元，支持结构化数据按“帧”运算。

本实用新型实现上述目的的方案是：一种带帧存储器的算术逻辑单元，包括运算器，所述运算器的图像数据输入、输出端分别通过触发器与输入信号和输出信号相连；其特征是：还包括帧存储器，所述帧存储器是一个将数据按帧结构自行组织的图像存储器，其地址信号端与计数器相连，计数器根据输入的视频同步时钟信号自动生成帧存储器地址，其数据输出端通过驱动器与运算器的模板数据输入端相连，其数据输入端是输入信号通过驱动器与之相连，为其提供数据输入。

采用以上方案的有益效果：由于算术逻辑单元内部带有大容量的帧存储器，在“行”、“场”、“帧”等同步信号的时钟同步下，可将存储于帧存储器中的图像模板数据自动从帧存储器中读出后与输入的实时视频图像数据进行算术逻辑运算，并实时输出运算结果，亦可按照输入数据的内容更新帧存储器中的模板数据。这样，它是特别适合用于实时视频图像处理系统的运算装置，克服了普通ALU无法自动实现按“帧”等结构化信息进行运算的缺点。

附图说明：

图1是本实用新型功能示意图。

图2是本实用新型结构示意图。

图3是本实用新型实施例的具体电路示意图。

图4是本实用新型在数字减影血管造影系统中的应用示意图。

具体实施方式：

如图1所示为本实用新型的功能示意图。图中符号含义如下：

IN：实时图像数据输入信号，其时序为视频同步时钟

OUT：图像运算结果输出信号，其时序为视频同步时钟

R/W：帧存储器有效信号

Mode：运算方式控制信号，根据Mode信号的不同，控制运算器执行不同的运算操作

SEL：输出选择信号，在Mode为直通状态时，选择帧存储器为数据模板直通(OUT＝M)或输入信号直通(OUT＝L＝IN)

CLK：视频同步时钟信号中的象素时钟信号

HS：视频同步时钟信号中的行同步信号

FS：视频同步时钟信号中的场同步信号

HB：视频同步时钟信号中的行消隐信号

VB：视频同步时钟信号中的场消隐信号

Pdata：帧存储器读写的地址偏移量

Load：Pdata预置信号

以上信号对于算术逻辑单元，除OUT信号外都是输入信号。

该算术逻辑单元的功能为：该单元有DRAM帧存储器，可以存储一帧以上的图像数据。在CLK、HS、FS、HB、VB等视频同步时钟信号的时钟同步下，实时输入的图像数据流可以与帧存储器中的图像数据进行运算，运算的模式按照Mode、SEL等控制信号而定，同时根据R/W的控制，决定运算结果是否读写帧存储器。此外，帧存储器的寻址初始偏移量可以通过Pdata、Load信号设定，可以实现有行、列偏移量的按“帧”运算。

电路结构图如图2所示，其中D.FF为D触发器，Buffer为驱动器，DRAM为帧存储器，Counter为计数器。