[实用新型]一种便携式信令测试仪无效

专利信息
申请号: 01258857.1 申请日: 2001-08-30
公开(公告)号: CN2492013Y 公开(公告)日: 2002-05-15
发明(设计)人: 鲍晓明 申请(专利权)人: 鲍晓明
主分类号: H04B17/00 分类号: H04B17/00;H04Q7/34
代理公司: 山西五维专利事务所(有限公司) 代理人: 李印贵
地址: 030012 山西省太原*** 国省代码: 山西;14
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 便携式 测试仪
【权利要求书】:

1、一种便携式信令测试仪,由计算机主机(3),及其信号采集处理器组成;其特征是所述的信号采集处理器为在计算机外的外挂盒(1),它与计算机通过电缆(2)相连,并由其传递信号数据。

2、根据权利要求1所述的一种便携式信令测试仪,其特征是所述的外挂盒由壳体(4),信号输入口(5)、输出口(6),及外挂盒电路所组成;其电路含有输入口连接的阻抗匹配器,输出口连接的阻抗匹配器,其分别连接的PCM处理芯片(U4、U6、U7、U9),以及连接并与PCM处理芯片相互交换数据的中央处理器CPU(U1)、5V电源,5V-3.3V电源转换器、CPU使用的晶振器,PCM处理芯片所使用的晶振器,告警显示电路;所述的CPU处理器与PCM处理芯片由地址总线与数据总线相连接,5V直流电源连接至PCM处理芯片,并且接5V-3.3V电源转换器,变成3.3V连接至CPU处理器与PCM处理芯片上,告警显示电路与CPU处理器相连接;其中,所述的PCM处理芯片内含有HDLC接收,帧结构检测、HDB3转换、接收电路、收时钟、告警检测、CPU接口、地址总线、数据总线;还含有HDLC发送、帧结构产生、HDB3转换、发送电路、发时钟、告警插入;所述的CPU处理器中含有与计算机连接的USB通用串行接口、USB收发、USB处理、FIFO、内存RAM,PLL,CPU处理芯片,地址总线、数据总线、DMA驱动、定时器。

3、根据权利要求2所述的一种便携式信令测试仪,其特征是所述的信号采集输入口有四个为(P1、P3、P4、P5),只有一个仿真输出口(P2),还有中断控制电路与门U10,译码器(U11),4个PCM处理芯片(U4、U6、U7、U9);所述CPU处理器中的USB通用串行接口,含有集成电路(U2)保护电路,以及电阻(R3)、三极管(Q1)、电阻(R4、R5)组成的信号连接控制电路,电阻(R6、R7)组成的收发电路,插座(J1、J2),插(J1)的脚(2、3)分别为正、负信号线,通过(R6、R7)接入CPU芯片(U1)的USB信号端口(USBD+、USBD-),保护电路(U2)的脚(C、D)并连在插座(J1)的脚(2、3)上,其脚(GN)接地;所述的信号连接控制电路的电阻(R3)一端并接插座(J1)的脚(3)上,另一端接三极管(Q1)的发射极,(Q1)的集电极接插座(J2)的脚(2),基极经过电阻(R4)接CPU芯片(U1)的端口(DISCON#),并在其上并接电阻(R5),其另一头接地;CPU芯片(U1)的数据总线端口(D0-D7)与PCM处理芯片(U4、U6、U7、U9)的数据总线端口(D0-D7)相连接;CPU芯片的地址总线端口(A0-A8)与PCM处理芯片的端口(A0-A8)相连接;CPU芯片的地址总线端口(A13、A14、A15)与译码器(U11)的输入端口(A、B、C)相连接,译码器的输出端口(Y4、Y5、Y6、Y7)分别与PCM处理器芯片(U4、U6、U7、U9)的端口(CSB)相连接;CPU芯片的扩展设备读、写控制信号端口(RD、RW)分别与PCM处理芯片(U4、U6、U7、U9)的端口(RDB、WRB)相连接;PCM处理芯片(U4、U6、U7、U9)的中断信号输出端口(INTB)分别连接与门控制电路(U10)的输入端口(1、2、4、5),其输出端口(6)与CPU芯片的中断输入端口(INT1#)相连接;PCM处理芯片(U4)的信号仿真输出端口(TXTIP1、TXTIP2、TXRNG1、TXRNG2、TVREF)连接由变压器(T2),稳压二极管保护电路组成的输出阻抗匹配器;PCM处理芯片(U4、U6、U7、U9)的信号输入端口(RXTIP、RXRING)分别连接由变压器(T1、T3、T4、T5)、稳压二极管保护电路组成的输入阻抗匹配器;时钟器(U5)输出端脚(OUT)与PCM处理芯片的端口(XCLK、TCLKI)相连接CPU芯片的端口(XIN、XOUT)连接由电阻(R1)、晶振(Y1)、电容(C2、C3)组成的晶振电路,其端口(RESET#)连接电阻(R2)、电容(C5)组成的复位电路;所述的5V-3.3V直流电源转换器,由转换集成电路(U3)、电容(C1、C6、C8)组成,直流(D5V)连接转换电路脚(I、LI、#ST),电容(C6、C8)并连接其上,并接地,其脚(O)接电容(C1)正极,脚(GN)接地并连接电容(C1)负极,其正极输出电压为3.3V,并在复位电路CPU芯片的读(RD)、写(WD)控制及片选(IS)端口连接的电阻(R12、R13、R14),CPU芯片端口(RDY0、…RDY5)连接电阻(R11)端头提供3.3V电压;在CPU芯片端口(SDA、SLL、WAKUPT、XCLX)的连接电阻(R10)端,其端口(Vcc1…Vcc8)输入3.3V电压。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鲍晓明,未经鲍晓明许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/01258857.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top