[实用新型]改变数据存取速率的缓冲器及应用该缓冲器的系统

权利要求书

1、一种改变数据存取速率的缓冲器，其耦接至一高位存储器模块插槽、一低位存储器模块插槽以及一控制芯片组，该高位存储器模块插槽以及该低位存储器模块插槽接受一存储器时钟信号，其特征是，该缓冲器包括：

一存储器端数据输出输入接口，其耦接至该高位存储器模块插槽以及该低位存储器模块插槽；

一控制芯片组端数据输出输入接口，其耦接至该控制芯片组；

一第一先进先出存储器，其耦接至该控制芯片组端数据输出输入接口以及该存储器端数据输出输入接口；

一第二先进先出存储器，耦接至该控制芯片组端数据输出输入接口以及该存储器端数据输出输入接口；以及

一缓冲器的控制信号发生单元，其耦接至该存储器端数据输出输入接口、该控制芯片组端数据输出输入接口、该第一先进先出存储器、该第二先进先出存储器以及该控制芯片组，其接受一缓冲器时钟信号以及一倍数缓冲器时钟信号，该缓冲器时钟信号与该存储器时钟信号的频率相同，该倍数缓冲器时钟信号的频率为该存储器时钟信号的频率的一预定倍数，该缓冲器的控制信号发生单元用于解读由该控制芯片组传送过来的一读写命令，进而产生一读写控制信号；

其中该控制芯片组端数据输出输入接口所传输的数据速率为该存储器端数据输出输入接口所传输的数据速率的该预定倍数，该第一先进先出存储器以及该第二先进先出存储器作为不同数据速率间的缓冲，该读写控制信号控制该第一先进先出存储器以及该第二先进先出存储器，使该第一先进先出存储器接收由该控制芯片组端数据输出输入接口传送过来的一写入传输数据，进而将该写入传输数据传送给该存储器端数据输出输入接口，并使该第二先进先出存储器接收由该存储器端数据输出输入接口所传送过来的一读出传输数据，进而将该读出传输数据传送给该控制芯片组端数据输出输入接口。

2、如权利要求1所述的改变数据存取速率的缓冲器，其特征是，该第二先进先出存储器包括：

一第三先进先出存储器，耦接至该存储器端数据输出输入接口以及该控制芯片组端数据输出输入接口，用于接收一高位读出传输数据，该高位读出传输数据为该读出传输数据中，由该高位存储器模块插槽所传送过来的数据；以及

一第四先进先出存储器，耦接至该存储器端数据输出输入接口以及该控制芯片组端数据输出输入接口，用于接收一低位读出传输数据，该低位读出传输数据为该读出传输数据中，由该低位存储器模块插槽所传送过来的数据。

3、如权利要求2所述的改变数据存取速率的缓冲器，其特征是，该控制芯片组端数据输出输入接口更包括一多任务器，该多任务器耦接至该第三先进先出存储器以及该第四先进先出存储器，该多任务器接收该倍数缓冲器时钟信号，选择将该低位读出传输数据与该高位读出传输数据二者择一传送至该控制芯片组。

4、如权利要求3所述的改变数据存取速率的缓冲器，其特征是，该缓冲器的控制信号发生单元更产生一输出输入控制信号，该输出输入控制信号会传送给该存储器端数据输出输入接口以及该控制芯片组端数据输出输入接口，以作为数据输出输入控制的时间基准。

5、如权利要求1所述的改变数据存取速率的缓冲器，其特征是，该第一先进先出存储器包括一第一先进先出队列，一第二先进先出队列，一第三先进先出队列，以及一第四先进先出队列，该存储器端数据输出输入接口包括：

一高位数据多任务器，该高位数据多任务器耦接至该第一先进先出存储器，该高位数据多任务器接收该缓冲器时钟信号，用于选择将该第一先进先出队列的数据与该第三先进先出队列的数据两者择一传送至该高位存储器模块插槽；以及

一低位数据多任务器，该低位数据多任务器耦接至该第一先进先出存储器，该低位数据多任务器接收该缓冲器时钟信号，选择将该第二先进先出队列的数据与该第四先进先出队列的数据两者择一传送至该低位存储器模块插槽。

6、如权利要求1所述的改变数据存取速率的缓冲器，其特征是，该缓冲器更包括：

一锁相回路，产生该缓冲器时钟信号以及该倍数缓冲器时钟信号；以及

一相位延迟电路，其耦接至该锁相回路以及该存储器端数据输出输入接口，用于产生一延迟缓冲器时钟信号，该延迟缓冲器时钟信号与该缓冲器时钟信号为同频率且相差一预定相位。

7、如权利要求6所述的改变数据存取速率的缓冲器，其特征是，该预定相位为1/4相位。