[实用新型]插座连接器端子

说明书

【技术领域】

本实用新型涉及一种插座连接器端子，尤其是指一种可在集成电路组件及电路板之间提供电性通路的零插入力插座连接器端子。

【背景技术】

用以承接集成电路组件(下面以CPU为例)并使其组设于电路板上的插座连接器通常设有零插入力端子，此插座连接器的端子一端焊接在电路板上、另一端可供CPU针脚插接，以实现CPU与电路板之间的电性连接。由于CPU对电连接的性能要求极高，而其针脚极为细密，所以要求插座连接器的端子间距越小越好。美国专利申请第09/838,051号揭示了一种CPU插座连接器端子5，如图1所示，其包括一基体51及一对臂部52，其中基体51包含收容在连接器的端子收容槽内且紧靠在收容槽内壁上的本体511及自本体向两侧延伸的倒刺5111、将端子固持在插座连接器的端子收容槽中的颈部512及可焊接在印刷电路板上的焊接部513。每一臂部52是包括一对自基体相对两侧向下倾斜延伸而出并贴靠在对应端子收容槽内壁的上臂521、从该上臂的自由端相向斜向上一体延伸而出的前臂522、设在该前臂自由端的接触部523及自接触部向本体方向倾斜延伸的导引部524。

如图1和图2所示，其中图2是端子5在金属料带上的展开排布图，由于端子臂部52位于基体51旁侧，且其两导引部524之间具有一颈部512，两导引部524是位于颈部512的两侧，端子的臂部52完全是由位于基体51左右两侧的材料成型，进而向内弯折成形，这使得料带上每一端子占据的宽度变大，同时两相邻端子之间的中心距加大，从而使得端子的展开面积增大，不但浪费了材料使得相邻端子之间距离变大，通常在装配过程中，端子是先连着料带成排安装到插座上，由于端子构形的限制使得料带上的端子间距不能根据插座上收容槽的小间距而变小，从而加大了装配难度，也降低其冲压、电镀和装配效率，并使其制造成本增加。一般而言，在电镀时只需在端子接触部524镀金即可提高其与CPU针脚的导电率及耐插拔性能，但由于现有的端子是采用顶部设置，即将支持部60设在两导引部524的上方，电镀时极易将金镀在本体上，从而造成浪费，成本上升。

如图3所示，其端子的倒刺产生的倒刺干涉力只能限制端子左右方向上即B′方向的移动，而较难限制其前后方向A′移动，即在前后方向不稳定，当CPU针脚向接触部移动时，端子易随CPU针脚前进，从而影响CPU与端子的接触效果，进而影响CPU的导电性能。

【发明内容】

本实用新型的目的在于提供一种零插入力端子，其不但提高了冲压、电镀和装配效率，节约原材料，而且固持稳定。

本实用新型采用如下技术方案：插座连接器端子包括基体和两臂体，其中基体包括本体及用于将该连接器端子连接至电路板的焊接部；两臂体是自本体的相对两侧伸出，其包括有两相对设置且相互平行的连接部，自连接部朝本体外侧方向延伸有接触部，自两接触部朝本体两侧方向延伸有导引部。且导引部位于本体的上方，而导引部形成的导引空间位于本体正上方。在本体的前部设置有一开口，在开口内设有一自本体延伸并弯折一定角度的固持片，其可使端子在前后方向上稳固嵌合于插座连接器的收容槽中。且两臂体是由材料内侧展开，使得相邻两端子的间距变小，冲压和电镀的进料效率均得到提高。料带上端子间距变小，进而可以在安装端子时减少将端子插满的装配次数。在端子成形过程中，料带的支持部采用底部设置，在端子电镀时，只需将端子上部电镀即可，从而降低了成本。

与现有技术相比，本实用新型插座连接器端子导引部位于本体的上方，而导引部形成的导引空间位于本体正上方，且两臂体由材料内侧展开，使得相邻两端子的间距变小，从而冲压和电镀的进料效率均得到提高；在本体的前部开口内设有一自本体延伸并弯折一定角度的固持片，使端子在前后方向上稳固嵌合于插座连接器的收容槽中；料带的支持部采用底部设置，且单位时间内电镀数量也得到提高，并节省原材料，降低了生产成本。

【附图说明】

图1为现有插座连接器端子的立体图。

图2为现有插座连接器端子展开后在料带上的设计排布示意图。

图3为CPU针脚插入现有插座连接器端子的俯视图。

图4为本实用新型插座连接器端子的立体图。

图5为本实用新型插座连接器端子展开后在料带上的设计排布示意图。

图6为CPU针脚插入本实用新型插座连接器端子的俯视图。

【具体实施方式】