[发明专利]半导体晶片及其制造方法

说明书

技术领域

本发明涉及一种半导体晶片的制造方法，特别涉及包括有应变的半导体晶体层的半导体晶片的形成方法。

背景技术

使用了体(bulk)Si晶体的半导体元件的多功能性、高速性的不断实现，主要归功于元件的微细化。为提高元件的性能，今后更加需要元件的微细化，可是为了更加实现元件的微细化，还仍然存在着很多技术上应该解决的问题。即使进行元件的微细化，元件的最高性能也受体Si晶体这一材料具有的物理特性(如，迁移率)的影响。换言之，很难大幅度地提高元件的性能。

近几年来，进行有一些尝试，即用体Si晶体以外的材料来提高元件的特性。其中，有一种迁移率比Si大的新材料的利用，如Si和Ge的混晶(SiGe)，Si、Ge和C的混晶(SiGeC)等。还有一种尝试，是利用应变Si晶体，即给Si晶体追加应变这一新的因素，且减少被称作intevalleyscattering的载流子即电子的散乱，而提高迁移率。这些尝试中，特别是对于后者的利用应变的方法，只要应变体Si晶体就能提高性能，而且能采用已往的Si制造工艺的技术(例如氧化，蚀刻工序的技术)，故在工业上引人瞩目。

至今，这样的应变Si晶体，是以在由体Si晶体形成的Si衬底上沉积很厚的SiGe晶体层，其上面再沉积Si晶体制造的。一般来说，SiGe晶体是其晶格常数比Si大的晶体，故若在使衬底平面内的晶格与Si相匹配的状态下使SiGe晶体外延生长，在SiGe晶体上就发生极大的压缩性应变。将超过一定程度以上的膜厚(临界膜厚)的SiGe晶体沉积在Si衬底上，Si衬底和SiGe层之间就产生位错，应变驰豫。结果，SiGe层的平面内的晶格间距变得比在Si衬底表面上的晶格间距还大。将Si晶体层外延生长而沉积在该SiGe晶体层上后，该Si平面内的晶格间距，与驰豫了的SiGe晶体内的晶格间距一致，变为比Si本来具有的晶格常数大。结果，能制造受拉伸应力的应变Si晶体层(补充一下，以后我们称如上述SiGe晶体那样产生晶格驰豫，且具有比Si衬底还大的晶格间距的晶体层，缓冲层)。

在此，利用附图对在衬底上形成应变Si晶体层的已往的方法进行更详细的说明。

图1是用已往的方法来形成应变Si晶体层的衬底的剖开图。

制造形成有该应变晶体层的衬底，首先要以CVD法将超过临界膜厚且厚度在几μm以上的SiGe晶体层103外延生长在Si衬底101上。此时，在驰豫SiGe晶体层103内产生位错102，SiGe晶体层103发生晶格驰豫。其次，以CVD法将Si晶体沉积在SiGe晶体层103上，由此得到应变Si晶体层104。

然而，在形成由厚度比临界膜厚更厚的SiGe晶体层103构成的缓冲层时，会产生穿通晶体层中的极大的缺陷(穿通位错105)。而且，在一定的条件下，该穿通位错105有可能还穿到应变Si晶体层104中，且在应变Si晶体层104内也形成缺陷。这样的晶体层中的缺陷会成为阻碍元件特性提高的一个原因。

作为减少穿通位错105的密度的结构，经常采用逐步地、或逐渐地改变SiGe晶体层103中的Ge含有率的结构，可是，无论逐步地还是逐渐地改变Ge含有率，要降低位错密度都需要一边改变Ge含有率一边沉积厚度几μm以上极厚的SiGe晶体层。当然，制造该极厚的缓冲层需要很长时间的晶体生长，故很难实现制造晶片的低成本化。因此，直到现在，人们认为将应变Si晶体应用在实际的半导体元件工业生产上确实是很困难的。

发明内容

本发明的目的为：提出一种晶体的缺陷密度下降了的缓冲层结构及其制造方法，并用它来制造被用作半导体元件的衬底，且有应变Si层等的半导体晶片。

本发明所涉及的半导体晶片，备有：由Si晶体构成的衬底，和设在上述衬底上的、其平面内的晶格常数比上述衬底的晶格常数大的晶体层，其中，至少上述晶体层的一部分，是Si、Ge和C构成的、且有SiC晶体分散在其中的晶体。

这样，能将其平面内晶格常数比由Si晶体构成的衬底的晶格常数大的晶体层，作为缓冲层使用，故在该缓冲层上能形成有了应变的Si晶体层。而且，在此制造的半导体晶片可以用于半导体元件的衬底。

在上述半导体晶片中，又备有没在上述晶体层上且已应变了的Si晶体层。有应变的Si晶体层内的载流子的迁移率比体Si晶体内的载流子迁移率高，故在使用该半导体晶片作半导体元件的衬底时，可以制造出比将体Si晶体用作衬底时能制造出的性能更好的半导体元件。