[发明专利]SiGeC半导体结晶及其制造方法

说明书

技术领域

本发明涉及一种可以作为双极型晶体管和场效应晶体管利用的SiGeC半导体结晶及其制造方法。

背景技术

本发明涉及IV族元素混晶半导体的SiGeC半导体结晶及其制造方法。

以往，是通过将Si层和包含以Si为主成分的半导体层叠层后形成异质结合，来尝试制作以比现有的Si器件更高的速度工作的半导体器件的。作为与Si层形成异质结合的材料，有望采用与Si同属于IV族元素的混晶半导体的Si_1-xGe_x和Si_1-x-yGe_xC_y。特别是由3种元素构成的Si_1-x-yGe_xC_y混晶半导体，由于通过改变其组成比可以独立地控制带隙和晶格常数，因而半导体器件在设计上的自由度较大，非常受人关注。例如，如果适当调整Si_1-x-yGe_xC_y的组成比，就能使之与Si结晶的晶格整合成为可能。而且，如果适当调整Si_1-x-yGe_xC_y的组成比，在Si层和Si_1-x-yGe_xC_y层的异质界面上，可以在传导带和价电子带双方产生异质壁垒(bandoffset)。例如，在特开平10-116919号公报中公开了利用在Si/SiGeC层的界面上产生的传导带一侧的异质壁垒，以2维电子气体作为载流子的可以高速工作的场效应晶体管。

然而，现在在Si_1-x-yGe_xC_y混晶的制作中，采用将作为各元素Si、Ge以及C的始源的各种气体分解，在Si层或者SiGe层上进行外延成长的化学气相成长法(CVD法)，和将作为各元素的始源的各种固体加热蒸发，进行结晶成长的分子线外延成长法(MBE法)。然后，为了把Si_1-x-yGe_xC_y层作为半导体器件的一部分来使用，在Si_1-x-yGe_xC_y层内添加作为掺杂物的载流子用杂质，有必要控制Si_1-x-yGe_xC_y层的导电型和电阻率。在Si_1-x-yGe_xC_y层中，作为p型掺杂物通常采用硼(B)，作为n型掺杂物通常采用磷(P)，众所周知，通过在结晶成长中添加掺杂物，就可以控制成长层的导电型和电阻率。