[发明专利]接收机

说明书

技术领域

此本发明涉及包括移动通信系统和卫星通信系统的各种通信系统中所用的接收机。

现有技术

通常，各种通信系统中所用的接收机，伴随着近年的数字化，都具有将模拟接收信号转换成数字信号的A/D转换器。在进行A/D转换时，所转换的数字信号的位(Bit)数越多，分辨率会越高，但接收机的电路规模变大，进而导致功耗增大。因此，虽然用削减所转换的数字信号的位(Bit)数，可望降低电路规模和功耗，但是，伴随此位(Bit)数的削减，会产生数字信号的量化误差增大、信号检测精度降低的问题。

这里，有一种被广泛了解的A/D转换电路，它是将重叠信号与模拟接收信号作加法运算、来降低A/D转换时的量化误差(参照特开平8-228152号公报，即日本专利应用公报No.8-228152)。图8是表示这种A/D转换电路结构的方框图。在图8中，重叠信号发生电路102，生成一定振幅的重叠信号S102，该重叠信号，具有采样脉冲发生电路105生成的采样脉冲S105的1/2以下的频率、且具有比模拟输入信号S101的最高频率高的频率。加法器103，将重叠信号S102与模拟输入信号S101作加法运算，将相加后的信号S103输入到A/D转换器104。A/D转换器104，根据采样脉冲S105，将信号S103转换成数字信号S104输出。低通滤波器106，输出数字信号S106，该数字信号S106衰减了所输入的数字信号S104中的重叠信号S102分量。

在此A/D转换电路中，通过将重叠信号S102与被A/D转换的模拟输入信号作加法运算，来降低A/D转换时的量化误差。

然而，在一般的接收机中，即使应用上述的A/D转换电路，在削减A/D转换后的数字信号的位(Bit)数并施加数字信号处理的场合，也存在不能降低伴随此位(Bit)数削减所带来的量化误差、而无法避免信号检测精度降低的问题。

另外，被输入到上述A/D转换电路的加法器103的重叠信号S102，是模拟信号，也有重叠信号电路102和加法器103的电路规模变大的问题，不能达到降低接收机整体电路规模和功耗的目的。

因此，本发明的目的是，提供这样的接收机：即使是在变更由A/D转换生成的数字信号的位(Bit)数的场合，也能输出降低了量化误差的数字信号、且由此位(Bit)数的变更、特别是位(Bit)数的削减，来降低电路规模和功耗。

为了达到上述目的，此发明相关的接收机的特征在于：包括A/D转换装置，将接收模拟信号转换成数字信号；降低信号生成装置，生成降低由上述A/D转换装置转换过的数字信号的量化误差的随机噪音的量化误差降低信号；加法装置，将上述降低信号生成装置所生成的量化误差降低信号和上述数字信号做加法运算；位(Bit)数变更装置，变更由上述加法装置加算过的加法信号的位(Bit)数；低通滤波器，剔除包含在由上述位(Bit)数变更装置变更了位(Bit)数的数字信号中的量化误差降低信号。

采用此发明，加法装置将由降低信号生成装置输出的量化误差降低信号和由A/D转换装置输出的数字信号做加法运算，位(Bit)数变更装置变更此加法信号的位(Bit)数，例如，削减位(Bit)数。通过量化误差降低信号与数字信号的加法运算，来消除接收数字信号与伴随位(Bit)数的变更的量化误差间的相关性，因此可以抑制伴随位(Bit)数变更的量化引起的信号劣化。另外，加法运算后的量化误差降低信号能由低通滤波器来剔除。

下面的发明相关的接收机的特征在于：包括A/D转换装置，将频谱扩展了的接收模拟信号转换成数字信号；降低信号生成装置，生成降低由上述A/D转换装置转换后的数字信号的量化误差的随机噪音的量化误差降低信号；加法装置，将上述降低信号生成装置所生成的量化误差降低信号和上述数字信号做加法运算；位(Bit)数变更装置，变更由上述加法装置加法运算后的加法信号的位(Bit)数；逆扩展装置，逆扩展由上述位(Bit)数变更装置变更了位(Bit)数的数字信号；积分处理装置，对由上述逆扩展装置逆扩展过的数字信号进行积分处理。

采用此发明，接收模拟信号即使是频谱扩展过的信号，加法装置将由降低信号生成装置输出的量化误差降低信号和由A/D转换装置输出的数字信号做加法运算；位(Bit)数变更装置变更此加法信号的位(Bit)数，例如削减位(Bit)数。通过量化误差降低信号与数字信号的加法运算，来消除接收数字信号与伴随位(Bit)数的量化误差间的相关性，因此可以抑制伴随位(Bit)数变更的量化引起的信号劣化。另外，由逆扩展装置和积分处理装置所形成的积分平均效果、能确切地剔除加法运算后的量化误差降低信号。