[发明专利]地址转换器、交织器和去交织器

说明书

技术领域

本发明涉及一种在数字通信中的地址转换器、交织器和去交织器。

背景技术

作为用于降低噪声对传输数据的影响的一种方法，交织方法是公知的，其中数据的各个数位的次序被均匀地混合，并且位行(bit row)在其次序被混合之后发送。在接收端，直接去交织，以把被混合的数据返回到它的原始次序，从而再现数据。因此，这避免了位行集中和退化，从而容易再现该数据。然后，用于混合的数据的单位长度越长，则越能够降低噪声的影响。但是，为了执行这种交织和去交织，需要表明数位混合状态的一个查找表，并且要混合的数据单位越长，则所需的查找表越大。

在这种情况中，在混合数据之后，有一种算法是通用的，使得多个混合的数据地址行图案被预先产生，除此地址行被转换为二维矩阵的多个线(line)，该运算被重复进行，以进一步把该矩阵每一线转换为二维矩阵的多个线，该运算被重复以顺序地产生低一个级别(rank)的二维矩阵，并且当该二维矩阵收敛到混合的数据地址行图案(pattern)时，该运算结算，从而产生一个混合的地址。

发明内容

在移动通信中，在最近几年迅速发展，交织和去交织也是必不可少的。但是，如果移动台具有大尺寸的查找表，则会导致严重的问题，使得电能消耗增加，并且电路尺寸变大。

本发明是在上述背景下完成的，它的一个目的是提供一种地址转换器、交织器和去交织器，其用于执行交织和去交织并且尺寸小和节能。

根据本发明，一种地址转换器包括：上级查找表，其顺序输出与m×n矩阵的预定线相等的不多于m个的单元，该矩阵具有不少于预定地址数据行的长度的单元数；下级查找表，其不多于m次地顺序和重复地输出与m×n矩阵的预定行相等的n个单元；以及加法器，其把上级查找表的输出和下级查找表的输出相加，并且输出预定地址数据行。因此，不需要大尺寸的查找表，并且可以通过小尺寸的电路产生混合地址。

该地址转换器进一步包括：乘法器，其把该输出与m相乘，并输入到该加法器中，而不是直接把下级查找表的输出直接输入到加法器中。结果，减少了从下级查找表输出的数值，能够使该数位的数目存储在减小的下级查找表中。

该加法器把不少于三个查找表的输出相加。结果，可以使该查找表的尺寸更小。

根据本发明的交织器包括：地址转换器、保存要混合的数据行的第一寄存器、以及第二寄存器，其在初始地址数据行被输入在地址转换器中并且其电路尺寸较小时，根据混合地址数据行按照混合地址行的次序寄存第一寄存器的数据行。

根据本发明的去交织器，其中包括：数据转换器、保存要混合的数据行的第二寄存器、以及第一寄存器，其在初始地址数据行被输入在地址转换器中并且其电路尺寸较小时，根据混合地址数据行按照初始地址行的次序寄存第二寄存器的数据行。

本说明书包括日本专利申请No.2000-150360的说明书和/或附图，该日本专利是本申请优先权的基础。

附图简述

图1为用于说明由根据本发明的交织器混合数据的思想的方框图；

图2为用于说明由根据本发明的去交织器重构数据的思想的方框图；

图3为用于说明根据本发明的交织器的一个实施例的地址转换器的方框图；

图4为用于说明由图3中所示的地址转换器进行地址转换的原理的示意图；

图5为用于说明图3中所示的地址转换器的各个计数器的时钟周期和最低级别的地址数据行的周期的时序图；

图6为用于说明根据本发明的交织器的另一个实施例的地址转换器的方框图；

图7为用于说明图3中所示的地址转换器的原理的矩阵层(matrixlayer)的示意图；

图8为用于说明另一个地址转换的原理的矩阵层的示意图；

图9为用于说明另一个地址转换的原理的矩阵层的示意图；

图10为用于说明另一个地址转换的原理的矩阵层的示意图；

图11为用于说明另一个地址转换的原理的矩阵层的示意图；

图12为用于说明另一个地址转换的原理的矩阵层的示意图；

图13为用于说明另一个地址转换的原理的矩阵层的示意图；

图14为用于说明另一个地址转换的原理的矩阵层的示意图；

图15为用于说明另一个地址转换的原理的矩阵层的示意图；

图16为用于说明另一个地址转换的原理的矩阵层的示意图；

图17为用于说明另一个地址转换的原理的矩阵层的示意图；

图18为用于说明另一个地址转换的原理的矩阵层的示意图；以及