[发明专利]双位多值弹道MONOS存储器及其制造方法和该存储器的编程以及动作过程

权利要求书

1.一种MONOS存储器件的制造方法，包括：

在半导体衬底(200)的上边形成硅氧化膜(221)；

淀积第1多晶硅膜(245)，使得把上述栅极硅氧化膜覆盖起来；

淀积第1氮化膜(232)，使得把第1多晶硅膜覆盖起来；

使上述第1多晶硅膜和上述第1氮化膜图形化，使得在其间留下间隙那样地形成字栅极；

在上述字栅极的侧壁上边形成第1绝缘膜(234)；

淀积衬垫膜，使得把上述字栅极和上述栅极硅氧化膜覆盖起来；

使得在上述字栅极的侧壁上边剩下可除去的衬垫(242)那样地，用各向异性刻蚀除去上述衬垫膜；

为了形成杂质浓度低的掺杂区(203)，使上述可除去的衬垫作为离子注入掩模发挥作用，向上述半导体衬底内注入离子；

然后，除去上述可除去的衬垫；

向上述间隙内的上述衬底上边淀积氮化物含有膜(230)；

向上述字栅极和上述氮化物含有膜上边淀积第2多晶硅膜；

使得在上述字栅极的侧壁上边，剩下将变成为控制侧壁衬垫栅极的多晶硅衬垫，在每一个上述控制侧壁衬垫栅极的下边形成要形成储存电荷的氮化物区的氮化物含有膜那样地，用各向异性刻蚀除去上述第2多晶硅膜和上述氮化物含有膜；

在上述侧壁衬垫栅极(240)上边形成第2绝缘膜(233)；

为了形成位扩散区(204)，使上述控制侧壁衬垫栅极作为注入掩模发挥作用，向上述半导体衬底内注入离子；

用填充上述2个字栅极间的间隙的那种间隙填充材料(247)把上述衬底的表面被覆起来；

使上述间隙填充材料平坦化；

然后，除去上述字栅极上边的上述第1氮化膜(232)，和

向上述衬底上边淀积要形成连接到上述字栅极上的字线的那种第3多晶硅膜(248)。

2.根据权利要求1所述的制造方法，上述栅极硅氧化膜(221)具有约5到10nm的厚度。

3.根据权利要求1所述的制造方法，上述第1多晶硅膜(245)用CVD法淀积到约150到250nm的厚度。

4.根据权利要求1所述的制造方法，上述第1氮化膜(232)用CVD法淀积到约50到100nm的厚度。

5.根据权利要求1所述的制造方法，上述第1绝缘膜(234)，是使上述字栅极的侧壁的表面热氧化形成约5到10nm的厚度的硅氧化膜。

6.根据权利要求1所述的制造方法，上述第1绝缘膜，是用CVD在上述字栅极的侧壁上边淀积约5到10nm的厚度的硅氧化膜。

7.根据权利要求1所述的制造方法，上述第1绝缘膜，是在上述字栅极的侧壁上边淀积约5到10nm的厚度的硅氮化膜。

8.根据权利要求1所述的制造方法，上述第1绝缘膜，是在上述字栅极的侧壁上边，共计淀积约5到10nm的厚度的硅氧化膜和硅氮化膜。

9.根据权利要求1所述的制造方法，上述衬垫膜(242)由含有多晶硅、等离子体氮化膜、等离子体氧化氮化膜、和硼磷玻璃(BPSG)的群内的任何一者构成，厚度约为30到50nm。

10.根据权利要求1所述的制造方法，除去上述可除去的衬垫的步骤，包括干法化学各向异性刻蚀。

11.根据权利要求1所述的制造方法，淀积上述氮化物含有膜(230)的步骤，还包括：

在上述半导体衬底上边生长第1硅氧化膜，厚度到约3.6到5.0nm；

在上述第1硅氧化膜上边淀积具有约2到5nm的厚度的硅氮化膜，和

在上述硅氮化膜上边淀积具有约4到8nm的厚度发第2硅氧化膜。

12.根据权利要求1所述的制造方法，在淀积上述硅氮化膜的步骤之前，还包括使上述第1硅氧化膜氮化。

13.根据权利要求1所述的制造方法，上述第2多晶硅膜具有约30到50nm的厚度。

14.根据权利要求1所述的制造方法，上述第2多晶硅膜具有约30到50nm的厚度，还包括淀积具有约60到100nm的厚度的钨硅化物层，上述第2多晶硅膜和钨硅化物层都形成上述控制侧壁衬垫栅极。