[发明专利]信号处理设备和将信号处理结果提供给多个寄存器的方法

说明书

本发明涉及一种信号处理设备，例如具有使用数据静态指令编码的大指令字的数字信号处理器，如在权利要求1的前序部分中描述的那样。更进一步，本发明涉及将信号处理结果提供给权利要求8的前序部分中定义的多个寄存器的方法。

近年来移动无线电和互联网应用得到了极大扩展。数字信号处理器(DSP)针对移动台和调制解调器进行了优化。同时增长的注意力集中在基础设备上，例如基站、交换中心、用于互联网服务提供商的调制解调器服务器以及远程接入服务器，所提到的仅仅是通信网络中的少数部件。为了应付增长的用户密度，必须开发出新的DSP，它能够管理网络中数量增长的连接，由此为第三代移动电信应用(UMTS)和音频点播应用(例如压缩音频)提供足够的处理资源。

在高性能DSP的开发中，焦点被集中在处理能力的提高上。这可以通过提供更高的处理器时钟频率或是增加额外的功能单元(也就是并行化)来实现。后一种方法基于一个程序部分中的多个局部任务的并行处理，并可以通过使用所谓的“超长指令字(VLIW)”来实现。这个VLIW的概念可以通过将几个功能单元集成到同一芯片上来实现，由此得到一个被超长指令字控制的性能强大的处理机。这种并行指令字包含用于各个处理单元的各个指令。这种方法所面临的难题是将一种算法拆分成可以在这种结构上被并行完成的局部任务。在严格考虑了处理定时的情况下，这些局部任务被分发到各个功能单元，由此实现每个单元的恒定运行速率。这个目标是通过所谓的调度来实现的，它可以由一个智能编译器来执行。

从功能单元的处理中所得到的结果可以被存储在分配给功能单元的相应寄存器堆中，并包含多个物理寄存器，它们可以根据一个逻辑地址而被寻址，例如一个结果寄存器索引。

各种已知的处理器使用在不同物理寄存器堆中具有相同逻辑寄存器地址的不同物理寄存器。这些寄存器被用于简化具有单独逻辑寄存器堆的VLIW处理器的实现。实际上，这意味着每个变量都被写入各个物理寄存器堆中的一个寄存器。由此可以在硬件中实现广播功能，以便于处理单独的多端口寄存器堆的定时问题。

在其他的处理器类型中，建议使用分区寄存器堆和广播。在这种情况下，实现广播功能的费用很低，由于该架构基于一个时间静态范例，它提供了一条数据通路，其中不同寄存器堆的写端口可以选择不同或是均等的结果总线来检索结果。然而，这种功能在数据静态指令编码中是不可能的，它需要复杂的硬件来缓冲处理器的序列发生器所提供的数据通路控制信息。

群集VLIW处理器使用多个寄存器堆来存储变量。对编译器和/或汇编语言的程序员来说，这些寄存器堆在逻辑上是可视的。通常，一个功能单元可以只将其操作数读出或是将其结果写入到这些寄存器堆的一个子集中。因此，特定功能单元所需要的一个变量可以被定位在一个寄存器堆中，该寄存器堆无法被这个特定功能单元直接访问。在这种情况下，该变量的一个副本被写入一个可存取寄存器堆中。为了减少这种复制操作产生的开销，在一些处理器中使用了一种广播技术，在相同循环中把结果从特定功能单元写入到多个寄存器堆中。这种广播功能很容易执行，只要处理器的数据通路被以这样一种方式来组织，即寄存器堆的写端口可以选择多条结果总线中的一条，功能单元的输出端口连接到该总线以进行读操作。然而，在一个数据静态处理器中，这种数据通路的体系结构非常昂贵，这是因为上面提到的缓冲需要。取而代之的是，功能单元的一个输出端口必须选择多条结果总线中的一条，寄存器堆连接到该总线以完成写操作。因此，提供广播功能将导致处理器费用的不理想的增长。

因此本发明的一个目的是提供一种信号处理器设备和一种广播方法，借助于它们来保持低的实施费用。

这个目的是通过权利要求1所定义的一种信号处理设备来实现的。更进一步，该目的是通过将信号处理结果提供给多个寄存器的方法来实现的，如在权利要求8中所定义的那样。

因此，使用不同寄存器堆中具有相同逻辑寄存器地址的少数物理寄存器，就可以实现一种便宜形式的广播。这样，寄存器堆被安排在一部分堆的逻辑寄存器地址范围与其它堆的逻辑寄存器地址范围相重叠的地方。由于寄存器分配装置选择至少两个寄存器堆并将寄存器地址提供给被选寄存器堆，因此可以取消寄存器堆之间的复制操作。功能单元的结果可以在一个单独的处理器周期中被广播给不同寄存器堆中的多个寄存器。实际上，广播是通过重叠寄存器的地址空间来实现的。

按照一种有益的发展，功能单元可以被安排来为寄存器分配装置提供相应指示。因此，寄存器分配装置响应于接收到的指示来完成到预定寄存器堆的交换功能。