[发明专利]同步定时校正电路和方法

说明书

发明的领域

本发明涉及一种利用宽带码分多址(以下，称为W-CDMA)技术的移动通信系统，特别是一种同步定时校正电路及其方法，用于校正已经被捕获一次的基站同步定时。

发明的背景

近年来，作为一种用于移动通信系统的通信系统，人们的注意力已经投向较少受到干扰或阻塞的CDMA通信系统。CDMA系统是这样一种系统，即在传送侧，要传送的用户信号以扩频的方式作为扩频信号传输，在接收侧，将同一扩频码用作扩频信号来执行逆扩频以获得原始的用户信号。为此，在CDMA系统中，如果不能实现传送侧和接收侧之间的扩频码序列的相位同步，则无法在接收侧执行逆扩频操作。

由于上述的原因，在CDMA系统中，利用自动频率控制(以下，称为“AFC”)执行频率控制，以使移动站的同步频率与基站的同步频率一致。但是，基站和移动站的基准频率等随着时间流逝、温度变化等而改变。因此，利用AFC对基站同步的捕获进行控制分两个阶段进行。也就是说，分别执行两个阶段，即用于捕获基站同步定时的同步定时捕获(搜索)，和用于校正已经被捕获一次的同步定时的同步定时校正(跟踪)。

图1是表示具有传统同步定时校正电路的CDMA接收装置的方框图。该CDMA装置包括无线接收部分101、A/D转换器102、AFC部分103、输入信号处理定时控制部分504、64个相关装置105₁-105₆₄，和同步定时检测部分506。

无线接收部分101解调经天线接收的无线信号，以将它转换成基带信号。

A/D转换器102通过以N倍码片速率的采样速率来采样基带信号，将来自无线接收部分101的基带信号转换成数字信号。

来自A/D转换器102的数字信号输入AFC部分103，以执行同步定时的捕获，然后，AFC部分103将得到的同步定时信息输出到输入信号处理定时控制部分504。

输入信号处理定时控制部分504控制来自A/D转换器102信号的处理定时，并从来自A/D转换器102的信号中，在AFC部分103捕获的同步定时的中心频率的±32个时钟范围内产生信号，以将产生的信号分别输出到相关装置105₁-105₆₄。

64个相关装置105₁-105₆₄分别计算定时在中心频率的±32个时钟范围内和从输入信号处理定时控制部分504输出的信号与预定扩频码之间的相关值。相应于此64个时钟的采样数目称为“窗口宽度”。也就是说，窗口意味着监视一次捕获的同步定时的范围。

图2是表示输入信号处理定时控制部分504控制的窗口宽度是64个时钟窗口的图。如图2所示，在关于中心频率的±32个码片范围内的信号和扩频码之间执行相关性计算。然后，从相关装置105₁-105₆₄得到的相关值图像在图3示出。

同步定时检测部分506输出同步定时信息，用于将一定时(相关值最大的定时)传送到下一级，作为同步定时，在该定时，从相关装置105₁-105₆₄输出的相关值之中获得最大的相关值。在下一阶段，根据该同步定时信息执行诸如逆扩频或解扩频处理。

在此传统的同步定时校正电路中，窗口设置成64个时钟的原因在于为了获得在所有定时的相关值，在可能会出现频偏的最大误差范围内选取这些定时。具体地说，根据下面的计算设置窗口宽度。

例如，在捕获数据的最长操作时间是2048帧(＝20秒)的情况下，假设甚至当AFC锁定时，也会出现0.1ppm的最大误差。当一帧包括15个时隙时，一个时隙包括10个码元，扩频率是256，使用四倍的过采样，要估计的最大误差偏移变成4×256×10×15×2048×(0.1×10^-6)＝31.5时钟。因此，当采样数目小，或窗口宽度窄时，有可能无法实现正常的接收。相应的，在传统的同步定时校正电路中，窗口宽度设置成64个时钟，以获得关于中心频率±64个时钟范围中的所有相关值。偶尔，因为出现频偏的最大误差范围随着AFC部分已经锁定状态下的最大误差、每帧的时隙数、过采样数、扩频率等的差值而改变，所以所需的窗口宽度并不固定在64个时钟，而是变化的。

如上所述，在传统的同步定时校正电路中，利用这样一种结构，即预先估计由于AFC误差产生的频偏，得到关于所有定时的相关值(窗口中心频率±64个时钟)，从可能会出现频偏的最大误差范围内可以取到这些定时，因此，从这些定时中选择可以得到最大相关值的定时作为同步定时。