[发明专利]为优化测试技术和冗余技术而形成的半导体存储器件

说明书

技术领域

本发明涉及半导体存储器件，特别是涉及目的在于优化测试技术和冗余技术的半导体存储器件。

背景技术

近来，半导体存储器件的存储容量一直在增加，并且各种用来测试半导体存储器件是否正确操作的测试技术及用来修补(补偿)半导体存储器件的缺陷的冗余技术变得很重要。在大存储容量的半导体存储器件中，压缩进行各种功能测试的测试时间和提高修补半导体存储器件的缺陷的冗余技术的效率及降低其成本是很关键的。

然而，优化测试技术和冗余技术是很困难的，并且如果试图测试一个经过利用冗余技术修补过的半导体存储器件，那么测试时间会变得更长，而且测试操作变得很困难，并且如果试图减少测试时间，则高效低成本的冗余技术无法实施。

发明内容

据此，本发明的一个目的是提供一种测试技术和冗余技术可以得到优化的半导体存储器件。

本发明的另一个目的是提供一种测试时间可以减少而功能测试可以简化的半导体存储器件。

本发明的再一个目的是提供一种可以实施高效低成本冗余技术测试技术的半导体存储器件。

此外，本发明的另一个目的是提供一种即使是实施高效低成本冗余技术测试技术和冗余技术测试时间也可以减少而功能测试也可以简化的半导体存储器件。

根据本发明的一个方面，所提供的半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷，条件是如果多个元件中至少有一个在单元阵列部件中的多个元件同时启用的场合是有缺陷的，其构成包括配置成为可通过根据一个确定行冗余替换是否执行的信号来防止字线状态信号被接收而中断缺陷元件的操作阵列控制电路，其中字线状态信号是经单信号线输入到单元阵列部件中的多个存储块中。

根据本发明的另一个方面，所提供的半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷，条件是如果多个元件中至少有一个在单元阵列部件中的多个(2ⁿ：n是自然数)元件同时启用的场合是有缺陷的，其构成包括n个传输代表同时启用的元件中的任何一个的数据信号的信号线，当发现其有缺陷并应该由行冗余元件替换，以及一个阵列控制电路，该阵列控制电路配置成为用来对经n个信号线传输的信号进行本地译码并把在多个元件中选择的一个元件设置为禁止态。

根据本发明的再一个方面，所提供的半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷，条件是如果多个元件中至少有一个在单元阵列部件中的多个(2ⁿ：n是自然数)元件同时启用的场合是有缺陷的，其构成包括传输指示多个元件的启用和停用的字线状态信号的第一信号线，传输指示出现缺陷元件被行冗余元件替换的冗余替换现象的第二信号线，n个传输具有指示有待同时启用的多个元件中的哪一个在由行冗余元件替换缺陷元件时被替换的地址信息的信号的第三信号线，条件是多个元件中至少有一个是有缺陷的，以及一个阵列控制电路，该阵列控制电路配置成为用来对经n个第三信号线传输的信号为每个存储块进行译码，其中冗余元件设置为启用态，而缺陷元件设置为停用态并利用阵列控制电路由行冗余元件替换，条件是多个元件中至少有一个是有缺陷的。

根据本发明的一个方面，所提供的半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷，条件是如果多个元件中至少有一个在单元阵列部件中的多个元件同时启用的场合是有缺陷的，其构成包括配置成为可在不同时间同时启用多个字线从而选择字线的操作模式下保持地址数据和冗余数据的锁存电路。

根据本发明的一个方面，所提供的半导体存储器件是其中只是缺陷元件由行冗余元件替换以补偿缺陷，条件是如果多个元件中至少有一个在单元阵列部件中的多个元件同时启用的场合是有缺陷的，其构成包括一个阵列控制电路，该阵列控制电路配置成为可设置行冗余元件为启用态，设置缺陷元件为停用态并由冗余元件替换该缺陷元件，条件是多个元件中至少有一个是有缺陷的，该阵列控制电路的构成包括第一锁存电路，该第一锁存电路配置成为可保持现在状态一直到接收到预充电命令，条件是在不同时间同时启用多个字线从而启用字线的操作模式下接收到阵列控制电路状态信号，包括配置成为可保持读出放大器(读放大器)的启用/停用态的第二锁存电路，包括第三锁存电路，该第三锁存电路配置成为可在不同时间同时启用多个字线从而启用字线的操作模式下保持字线启用信号，以及包括配置成为可保持用来控制行译码器的状态的信号的第四锁存电路。