[发明专利]半导体存储器装置

说明书

技术领域

本发明涉及一种半导体存储器装置，更具体地说是涉及能够同时读取数据和刷新数据的半导体存储器装置。

发明背景

因为DRAM(动态随机存取存储器)需要刷新存储单元，所以当刷新存储单元时习惯作法是暂时禁止从外部电路存取。

特别是当需要高速存取时，暂时禁止从外部电路对DRAM存取构成了DRAM的一个缺点，因为暂时禁止存取延长了存取的响应时间。

鉴于上述缺点，申请人提交了一项涉及半导体存储器装置的专利申请(在下文被称做“提交申请所公开的半导体存储器装置”)(日本专利申请No.2000-368423)，甚至当此装置的存储单元被刷新时，也可以从外部电路存取该装置。

图11中的附图是说明提交申请所公开的半导体存储器装置的操作原理的简图。如图11所示，提交申请所公开的该半导体存储器装置包括16个子块的存储器阵列和4个子块的奇偶校验阵列。

每一子块包括以存储单元的矩阵形式配置的单元阵列，读出放大器(sense amplifier)和译码器。

存储器阵列的子块用于存储普通数据，奇偶校验阵列的子块用于存储奇偶校验数据。

图12中的附图是说明数据被从存储器阵列读取的方式的附图。如图12所示，当从存储器阵列读取数据时，数据D1-D4被从子块行读出(所示阴影部分)。

图13中的附图是说明存储单元被刷新的方式的附图。在提交申请所公开的半导体存储器装置里，各子块每次一块被连续刷新。在图13所示的示例中，所示的画上阴影线的子块2-3被刷新。根据操作的具体示例，一行子块从左到右被连续刷新，当每一行的所有子块都被刷新完时，则下一行的子块开始被刷新。

图14中的附图是说明子块被刷新同时数据被读取的方式的附图，即关于子块被刷新同时读取彼此重叠的数据。

在图14所示的示例中，数据被从存储器阵列的子块2-1至2-4读出，并且存储器阵列的子块2-3的数据被刷新。

在这种情况下，由于不能从子块2-3中读取数据，提交申请所公开的半导体存储器装置将从子块2-1、2-2、2-4中输出的数据和从子块2P中读出的奇偶校验数据提供到数据恢复电路200中，数据恢复电路200用于从提供的数据恢复子块2-3的数据。

图15是提交申请所公开的半导体存储器装置详细配置的方框图。

如图15所示，提交申请所公开的半导体存储器装置包括“异或”电路10，奇偶校验单元11，DQ0-DQ3单元12-15，“异或”电路16，刷新信号生成电路17和选择器18-21。

“异或”电路10将输入数据DQ0-DQ3异或，并且将结果做为奇偶校验数据写入奇偶校验单元11。

DQ0-DQ3单元12-15存储所输入的数据，并且根据读出请求提供读出数据到选择器18-21。

刷新信号生成电路17生成刷新信号用以刷新DQ0-DQ3单元12-15，并且提供生成的刷新信号到选择器18-21。在所示示例中，DQ0单元12被画上阴影示出并且被刷新。因此，只有从刷新信号生成电路17输出到选择器18的刷新信号是“H”(高电平)，而从刷新信号生成电路17输出到选择器19-21的其它刷新信号是“L”(低电平)。

如果来自“异或”电路16的输出信号与来自刷新信号生成电路17的输出信号都是“H”，则选择器18-21选择并且输出信号，该信号与来自DQ0-DQ3单元12-15的输出信号反相。否则，选择器18-21直接从DQ0-DQ3单元12-15输出信号。

图16是选择器18-21详细配置的方框图。

如图16所示，选择器18-21的每一选择器包括“与非”元件30，反相器31、32和传输电路33、34。

“与非”元件30将刷新信号生成电路17的输出信号(以下被称做“刷新信号”)和“异或”电路16的输出信号(以下被称做“异或信号”)的逻辑积的反相信号，提供到反相器31以及传输电路33的反相输入端和传输电路34的非反向输入端。

反相器31将“与非”元件30的输出信号的反相信号提供到传输电路33的非反向输入端和传输电路34的反相输入端。

反相器32将单元(DQ0-DQ3单元12-15的任意一个)的输出信号反相提供到相应传输电路33。

如果“与非”元件30的输出信号是“L”，那么输出电路33直接从反相器32输出信号。

如果“与非”元件30的输出信号是“H”，那么输出电路34直接输出单元数据。

下面将描述提交申请所公开的半导体存储器装置的操作。