[发明专利]多功能串行输入/输出电路

说明书

技术领域

本发明涉及输入/输出(I/O)电路，更具体地说，涉及多功能串行输入/输出电路。

技术背景

磁随机存取存储器(“MRAM”)是一种为长期数据存储而考虑的非易失性存储器。从MRAM中存取数据可比常规的长期存储装置、如硬磁盘机快得多。另外，MRAM装置比硬磁盘机和其他常规长期存储装置更紧凑并且耗电更少。

某些MRAM装置执行破坏性读操作，即读取、更改然后再恢复比特值。破坏性读操作增加了读取值的可靠性。但是，破坏性读操作需要执行诸如回写之类的功能的附加电路。

设置单独的用于执行回写的电路是不可取的。

发明内容

根据本发明的一个方面，输入/输出电路包括具有第一输入端和第一输出端的第一寄存器；具有第二输入端的第二寄存器；以及具有第三输入端的第三寄存器。所述第一输出端与所述第二输入端和所述第三输入端耦合。第三寄存器可以存储用于回写的数据。

根据以下结合附图、以举例方式说明本发明原理的详细描述，本发明的其他方面和优点会变得显而易见。

附图说明

图1是对包括多个多功能I/O电路的随机存取存储器的图解说明。

图2是对多功能串行I/O电路的图解说明。

图3是对破坏性读操作的控制信号的图解说明。

具体实施方式

如用于图解说明的各图中所示，本发明是在包括多个多功能输入/输出(I/O)电路的MRAM装置中体现的。每个I/O电路可执行或支持如下功能：串行输入/输出、内部自检(BIST)、回写、写核验和数据平衡。由于所述多功能I/O电路不比仅仅执行串行输入/输出的电路大很多，所以对于执行破坏性读操作的随机存取存储器特别有用。

参考图1，图中说明包括存储单元12的阵列10的MRAM装置8。起到字线作用的各轨迹14沿着存储单元12的各行延伸，而起到位线作用的轨迹16沿着存储单元12的各列延伸。各个存储单元12位于字线14和位线16的交叉点上。为了简化对装置8的说明，仅示出相对较少数目的存储单元12。实际上，阵列10可以是任意大小的。

装置8包括行驱动器18，该行驱动器在读操作期间把适当的电位加至所选字线14，并且在写操作期间为所选字线14提供写电流。装置8还包括列驱动器20，用于在写操作期间为所选位线16提供写电流，并且在读操作期间把所选位线16连接到读出放大器(SA)。(所选存储单元12位于所选字线14和所选位线16的交叉点处)。读出放大器22读取所选单元12的阻态(resistance states)，从而确定存储在所选存储单元12中的逻辑值。

读出放大器22执行破坏性读操作。例如，三次取样破坏性读操作包括检测所选存储单元12的阻态，将逻辑‘1’写入所选的存储单元12并且检测该阻态，将逻辑‘0’写入所选的存储单元12并且检测该阻态，比较这三个读出的阻态，从而确定初始阻态是对应于逻辑‘1’还是逻辑‘0’。然后，执行第三次写入一回写，恢复所选存储单元12的初始阻态。如果确定是逻辑‘1’，则将逻辑‘1’回写到所选的存储单元12；如果确定是逻辑‘0’，则把逻辑‘0’回写到所选的存储单元12。三次取样破坏性读操作的实例可在受让人的美国专利第6188615号中找到。

可以同时检测m个存储单元12的阻态。例如，将第一列片段的k个相邻位线16多路复用到第一读出放大器22，将第二列片段的k个相邻位线16多路复用到第二读出放大器22，等等，直到将第M列片段的k个位线多路复用到第M个读出放大器22(图1中仅示出三个列片段)。通过同时操作所有M个读出放大器22，可以并行地读出总共M位。

装置8还包括对应于各个列片段的多功能I/O电路24。各个I/O电路24具有第一输入端(Sin)、第二输入端(Dout)、第一输出端(Sout)以及第二输出端(Din)。各个第二输入端(Dout)与相应的读出放大器22的输出端连接，并且各个第二输出端(Din)与相应的列驱动器20的输入端连接。I/O电路24的第一输入端(Sin)和第一输出端(Sout)以串联方式连接而构成扫描链。扫描链中的第一I/O电路24的第一输入端与一组扫描链端口28连接，并且扫描链中的最后一个I/O电路24的第一输出端(Sout)与该组扫描链端口28连接。每组扫描端口28包括输入扫描链端口和输出扫描链端口。

图1中仅示出单个扫描链。但是，装置8可以具有多个并行工作的扫描链来增加I/O数据带宽。例如，具有四条扫描链的装置8会有四组扫描端口28。