[发明专利]互补双极晶体管及其制造方法

说明书

本申请是1997年10月10日提出的名为“互补双极晶体管及其制造方法”的第97119313.4号申请的分案申请。

                                技术领域

本发明涉及互补双极晶体管及其制造方法，特别涉及一种具有横向双极晶体管的互补双极晶体管。

                                背景技术

在很多领域中，人们要求把众多半导体器件集成在一张芯片中。为了把这些器件集成在芯片上需要很多复杂的工艺，因此，出现了许多问题。例如，多晶硅电阻器中的电阻率不均匀，即，电阻器中的杂质分布不均匀。这是因为，每当完成对多晶硅电阻器的掺杂，都要经历多次离子注入步骤和驱进步骤。在顺序进行离子注入步骤和驱进步骤中，多晶硅电阻器中的杂质不均匀地再次分布。此外，由于形成多个多晶硅电阻器后，分别淀积多晶硅层和构图，以形成多晶硅电极，形成电阻和电极需要两层多晶硅层，因此，使制造方法很复杂。而且，I²L特性不好，现在参照图1A所示的常规I²L予以说明。

在p型衬底1上形成n⁺型掩埋层2，并在其上形成n型外延层3。外延层3有多个扩散区，如从外延层3的表面向下延伸的n型区4，8，9，10和24和p型区5，31和34。掩埋层2的边缘上形成n⁺型槽区4。由槽区4包围的外延层3的部分的中心区上形成LOCOS氧化物层(局部区域氧化层)13。LOCOS氧化层13的两边分别形成p型区5和31和34。p型区34包括两个p^-型区36和37和一个位于两个p^-型区36与37之间的中心p⁺型区35。p型区31具有一个邻接LOCOS氧化层13的p^-型区33和一个与之相邻的p⁺型区32，p型区5形成为与p型区31隔开。在p^-型区33、36和37中形成n⁺型区8，9和10。槽形区4的一边内形成另一n⁺型区24，槽形区4的另一边上形成LOCOS层14。环绕n⁺型区24的LOCOS氧化层11和12形成在外延层3上。在外延层3和LOCOS氧化物层11，12，13和14上形成氧化物层15，该氧化物层15在n⁺型区8，9，10和24上和p⁺型区5，32和35上有接触孔。n型区8，9，10和24上的接触孔中，形成与n⁺型区8，9，10和24接触的多晶硅电极17，18，19和16，在各个多晶硅电极17，18，19和16上形成硅化物层30。其上形成层间绝缘膜23，它有露出多晶硅电极17，18，19和16的接触孔和氧化层15中的接触孔。最后，在接触孔中形成分别与p⁺型区5、32和35接触的金属电极21、22和25，和分别与多晶硅电极16、17、18和19接触的金属电极20、C1、C2和C3。

该常规I2L中，在n⁺型区10，p^-型区和外延层3之间由图1A中的A所标示的区域出现了穿通现象，所产生的漏电流使器件特性降低。

以下，参照图1B说明常规的横向pnp双极晶体管。