[发明专利]叠层陶瓷电子元件的制造方法以及叠层电感器的制造方法

说明书

技术领域

本发明涉及叠层陶瓷电子元件的制造方法，例如用作电感器、LC元件、叠层电容器、叠层电路组件和其它合适的电子元件的制造方法。更具体地说，本发明涉及叠层陶瓷电子元件的制造方法，此叠层电子元件具有内导体和内电极(下文统称为内导体)，并且涉及这种具有显著增加了厚度的内电极的叠层电感器的制造方法。

背景技术

已知的叠层电感器是利用通过整体烧结金属和陶瓷得到的烧结体形成的。在制造已知的叠层电感器时，在陶瓷生片中形成通孔，用于将设置在陶瓷生片上面的一个内电极电连接到设置在同一个陶瓷生片下面的另一个内电极。然后，在陶瓷生片上印刷用于形成线圈导体的内电极膏。将以上述方式得到的多个陶瓷生片层叠，在其顶和底表面上层叠适当数量的平陶瓷生片。据此，得到了生叠层体，在厚度方向对此叠层体加压。然后，通过烧结压过的生叠层体，得到陶瓷烧结体。在陶瓷烧结体的外表面上设置外电极对，并与线圈导体电连接。

在使用叠层电感器时，可以通过增加层叠的陶瓷生片的数量来增加线圈导体的绕组数。据此，得到大的电感。

为了减小叠层电感器的串联电阻，需要增加线圈导体的厚度或宽度。然而，当采用上述用于形成内电极，例如线圈导体的方法、即在陶瓷生片上丝网印刷内电极膏时，难以通过一个印刷工序形成具有大的厚度的内电极。

此外，当增加线圈导体的宽度以减小串联电阻时，电感变劣。

除了叠层电感器，上述问题对于诸如叠层陶瓷电容器之类的已知叠层陶瓷电子元件都是很普遍的。

发明内容

为了克服上述问题，本发明的优选实施例提供了一种叠层陶瓷电子元件的制造方法，此叠层陶瓷电子元件具有显著增加了厚度的内导体。

本发明的优选实施例提供了一种叠层电感器的制造方法，此叠层电感器具有作为内电极且容易增加其厚度的线圈导体，其中获得了大电感和低串联电阻。

根据本发明的优选实施例，叠层陶瓷电子元件的制造方法包含步骤：准备第一陶瓷生片、至少一个第二陶瓷生片以及转移材料，每个转移材料都具有在载体膜的一个表面上的导体层，将多个导体层转移到第一陶瓷生片的上表面和下表面中的至少一个上，使得导体层相互覆盖以形成具有多个导体层的导体，将至少一个第二陶瓷生片层叠到导体上，以形成生叠层体，烧结生叠层体以形成烧结体。

通常，当通过诸如丝网印刷之类已知的方法在载体膜上形成导体时，所得到的导体的厚度大约为200μm。另一方面，根据上述本发明的优选实施例得到的导体包含多个导体层。因此，提供了叠层陶瓷电子元件，该叠层陶瓷电子元件包含具有低串联电阻的导体，且得到了大电感和大载流量。

最好，在叠层陶瓷电子元件的制造方法中，将第一陶瓷生片和第二陶瓷生片之一形成为复合片。此复合片可以具有穿透其两面的连接导体，另一个可以是平的陶瓷生片。利用第一陶瓷生片和第二陶瓷生片，形成了包含多个导体层的导体，此导体与复合片的连接导体电连接。结果，提供了一种叠层陶瓷电子元件，它具有用第二陶瓷生片形成的陶瓷烧结体中的导体。

根据本发明的另一个优选实施例，叠层陶瓷电子元件的制造方法包含步骤：准备至少一个陶瓷生片、具有穿透陶瓷生片两面的连接导体的复合片和转移材料，每个转移材料都具有在载体膜的一个表面上的、将与连接导体连接的导体层，将多个导体层转移到复合片上，使得导体层相互覆盖以形成与连接导体连接且具有多个导体层的导体，将至少一个陶瓷生片层叠到导体上，以形成生叠层体，烧结此生叠层体以形成烧结体。结果，形成了具有大的厚度且与连接导体电连接的导体，如在前面的本发明优选实施例中所描述的。据此，正如前面的优选实施例，提供了一种叠层陶瓷电子元件，它包含具有低串联电阻的导体且得到了大电感和大载流量。

最好，叠层陶瓷电子元件的制造方法还包含步骤：层叠复合片的上表面和下表面上的导体，使得这些导体之一与连接导体的上部电连接，而另一个导体与连接导体的下部电连接。结果，复合片的上和下表面上的导体通过连接导体电连接。