[发明专利]数据处理装置

权利要求书

1.一种数据处理装置，至少配置有超高速缓冲存储器，其特征在于该数据处理装置具有以下构成：

地址发生装置，产生地址信号；

时钟脉冲发生装置，其构成是以和由上述地址发生装置产生的地址信号的变化定时一致的定时产生地址同步时钟脉冲信号；

超高速缓冲存储器控制装置，用在上述时钟脉冲发生装置生成的上述地址同步时钟脉冲信号，控制上述超高速缓冲存储器的存储动作定时。

2.权利要求1记载的数据处理装置，其特征在于：

上述地址发生装置具有，运算地址的地址运行电路；将该地址运算电路输出的地址信号保持一定的时间后输出的地址保持电路；以及按照地址保持控制信号，选择上述地址运算电路的输出信号及上述地址保持电路的输出信号中的某个，作为地址信号输出的地址选择电路；

上述地址保持电路的动作定时是这样调整的，通过上述地址选择电路，以与基准时钟脉冲信号同步的定时，输出地址信号。

3.权利要求1或2记载的数据处理装置，其特征在于：

上述时钟脉冲发生装置由一种逻辑与电路构成；该逻辑与电路则把基准时钟脉冲信号、地址保持控制信号和超高速缓冲存储器动作要求信号作为输入，当上述超高速缓冲存储器动作要求信号要求超高速缓冲存储器动作时，并且当上述地址保持控制信号不要求保持地址时，根据上述基准时钟脉冲信号生成地址同步时钟脉冲信号。

4.权利要求1至3任一项记载的数据处理装置，其特征在于：

上述超高速缓冲存储器，具有存储器阵列；用于生成由使上述地址同步时钟脉冲信号延迟规定时间形成的延迟时钟脉冲信号的延迟电路；

上述超高速缓冲存储器控制装置，用上述延迟时钟脉冲信号控制上述存储器阵列的动作定时。

5.权利要求4记载的数据处理装置，其特征是：

上述超高速缓冲存储器具有保持从上述存储器阵列输出的读出数据的数据保持部；

上述超高速缓冲存储器控制装置用上述延迟时钟脉冲信号控制上述数据保持部中的读出数据的锁存定时。

6.权利要求1至4任一项记载的数据处理装置，其特征是：

上述时钟脉冲发生装置和地址发生装置的构成方法是，通过互相平行的延伸的配线路径向超高速缓冲存储器提供上述地址信号和上述地址同步时钟脉冲信号。

7.权利要求6记载的数据处理装置，其特征在于：

上述时钟脉冲发生装置和地址发生装置的构成方法是，传递的信号的出口能力均相同。

8.权利要求6或7记载的数据处理装置，其特征在于：

上述时钟脉冲发生装置和地址发生装置的构成方法是，通过在同一配线层上形成的路径向超高速缓冲存储器提供上述地址信号和地址同步时钟脉冲信号。