[发明专利]半导体装置与其图案设计方法

说明书

技术领域

本发明涉及半导体装置及其图案设计方法，进而言之，涉及例如具有阳极激励器、阴极激励器等，并将它们集成于一个芯片内的、用来驱动表示显示器的激励器等的图案设计结构及其图案设计方法。

现有技术

下面参照附图对构成上述用来驱动表示显示器的激励器等的半导体装置予以说明。

上述表示显示器，有LCD显示器、LED显示器、有机EL(电发光)显示器、无机EL显示器、PDP(等离子显示器)、FED(场放电显示器)等各种平面板显示器。

下面举例予以说明。例如，对具有阳极激励器、阴极激励器并向有机EL元件提供恒定电流，使有机EL元件发光的，用来驱动有机EL显示器的激励器予以说明。EL元件是自发光元件，所以液晶显示装置具有不需要后照灯、视野范围不受限制等诸多优点，有望应用于新时代的液晶显示装置。特别是，在实现高亮度、高效率、高应答特性以及多样化方面，有机EL元件比无机EL元件优越。

上述用来驱动有机EL显示器的激励器，是由逻辑系的N沟道MOS晶体管、P沟道MOS晶体管，高耐压系的N沟道MOS晶体管、P沟道MOS晶体管，谋求低导通电阻化的高耐压系的N沟道MOS晶体管、P沟道MOS晶体管，以及电平移动用的N沟道MOS晶体管等构成。本文所用的谋求低导通电阻化的高耐压系的MOS晶体管，使用的是D(Double Diffused)MOS晶体管等。上述DMOS晶体管的结构是，在半导体衬底表面所形成的扩散层上，再扩散导电类型不同的杂质，形成新的扩散层。这些扩散层横方向的扩散差，将被用来作为实际的沟道长。短沟道的则成为最适于低通导电阻化的元件。

构成上述用来驱动有机EL显示器的激励器等各种激励器的半导体装置的图案设计，是将输出1比特的图案设计，按所需要的输出数反复配置而构成的。

图13是用来驱动激励器的半导体装置的图案设计平面图，如图所示，以输出1比特的图案设计为单位，按所需要的输出数反复配置。

图13中的1，是相当于1比特的输出区域，按所需要的输出数，反复配置1比特的输出区域1，则构成激励器部。2是在上述输出区域1内所形成的栅电极用布线，与该栅电极用布线2相邻接，形成源区域(S)、漏区域(D)(参照图中圆内的扩大图)。

发明内容

在此，随着多比特化，出现了比特之间的误差问题。即该比特之间的误差是由于栅电极形成图案的疏密差，在光蚀平版印刷与腐蚀时发生微加载效应，由此而产生栅电极精加工的形状及其加工尺寸的失常。

特别是，如上所述，在将具有阳极激励器、阴极激励器等用来驱动有机EL显示器的激励器集成于一个芯片时，因各个激励器部自然地被混载，所以如上所述的栅电极形成图案的疏密的差别变大，在进行光蚀平版印刷与腐蚀时，容易发生微加载效应，从而使栅电极的精加工形状及其加工尺寸的偏差变大，出现显示不佳的情况。

于是，本发明半导体装置及其图案设计方法，其特征在于：由多个输出比特排列而成，与输出比特群的端部相邻接，形成与该输出比特的形状相同的模拟图案。

其特征还在于：该半导体装置构成用来驱动激励器的各晶体管，上述模拟图案分别形成为邻接于构成阴极激励器、阳极激励器、标记用阳极激励器的各输出比特群的端部。

其特征还在于：上述模拟图案形成在配置有多个上述输出比特的区域内的空白空间。

其特征还在于：在与构成上述阴极激励器、阳极激励器、标记用阳极激励器的各输出比特群相邻的区域所形成的模拟图案的输出数，比在与各个输出比特群不相邻的区域所形成的模拟图案的输出数少。

其特征还在于：上述模拟图案的形状与栅电极用布线相同。

附图说明

图1示出本发明某一实施方式下的半导体装置制造方法的断面图。

图2示出本发明某一实施方式下的半导体装置制造方法的断面图。

图3示出本发明某一实施方式下的半导体装置制造方法的断面图。

图4示出本发明某一实施方式下的半导体装置制造方法的断面图。

图5示出本发明某一实施方式下的半导体装置制造方法的断面图。

图6示出本发明某一实施方式下的半导体装置制造方法的断面图。

图7示出本发明某一实施方式下的半导体装置制造方法的断面图。

图8示出本发明某一实施方式下的半导体装置制造方法的断面图。

图9示出本发明某一实施方式下的半导体装置制造方法的断面图。

图10示出本发明某一实施方式下的半导体装置制造方法的断面图。

图11示出本发明某一实施状态下的半导体装置的图案设计平面图。