[发明专利]半导体存储装置及其制造方法

说明书

技术领域

本发明涉及半导体存储装置及其制造方法，特别是涉及具备为保持形成在半导体衬底上的记忆的强电介质电容元件或者高电介质电容元件和存储单元晶体管的半导体存储器及其制造方法。

背景技术

近年来，以强电介质膜或高电介质膜作为电容绝缘膜的半导体存储器的技术开发十分活跃。半导体存储器利用形成在半导体衬底上的强电介质电容元件或高电介质电容元件的极化状态或者有无电荷存储信息。

图9是模式性地示出现有的存储器单元的剖面图。如图9所示，在半导体衬底(硅衬底)101的表面区域内，形成源、漏扩散层102，在半导体衬底101上，通过栅绝缘膜形成栅电极103，由此，构成成为存储单元晶体管的场效应晶体管。由第1金属布线105形成位线，通过第1插头(接触插头)104与场效应晶体管一方的扩散层102电气连接。

在场效应晶体管上，通过层间绝缘膜、第1金属布线105、第1插头104，形成由阻挡层107、下部电极111、强电介质膜(或高电介质膜)112、上部电极113构成电容元件。下部电极111通过阻挡层107、第2插头(转接插头)106、第1金属布线105、第1插头104与半导体衬底101表面的场效应晶体管另一方的扩散层102连接。在这样结构的半导体存储装置中、字线WL兼着场效应晶体管的栅电极103。此外，在图9中，层间绝缘膜118并没有区别显示形成在半导体衬底上的、第1金属布线105堆积在它上面的第1层间绝缘膜和形成在第1层间绝缘膜上、阻挡层107堆积在它上面的第2层间绝缘膜。

强(高)电介质膜112由PZT(PbZr_XTi_1-XO₃)、SBT(SrBi₂Ta₂O₉)等构成，如特开平11-317500号公报公开的那样由CVD(化学气相生长)等形成。

在电容元件上，形成称为电容覆盖膜(也称为「电容覆盖绝缘膜」)115，在它的上面形成作为屏极线的第2金属布线116。

强(高)电介质膜，通常在氧化气氛中形成，还有，在形成强(高)电介质膜后，为了稳定强电介质膜，许多情况下需要在氧化气氛下退火。为此，作为下部电极111及上部电极113使用Pt、Ir、Ru等的铂族金属或者IrO₂、RuO₂、SrRuO₃等的导电性氧化物。阻挡层107例如在特开平8-236719号公报等记载的那样，通常使用TiN、以防止插头材料向上方扩散。

作为第1、第2金属布线105、116要求它具有容易微细加工、与层间绝缘膜118和成为电容覆盖膜115的SiO₂有优秀的粘附性、低电阻率，例如，使用用了WSi₂、Ti、TiN、Al的多层膜。

在第2金属布线116上，用等离子体CVD法形成氮化硅膜(SiN_X)或者氮氧化硅膜(SiO_XN_Y)作为钝化膜117。此外，还如特开平7-245237号公报所记载的那样，半导体存储器数据重写的抗疲劳性很大程度上依赖于构成与强(高)电介质膜相接的下部电极111的材料。作为下部电极111如采用Ir、Ru或者IrO₂、RuO₂、SrRuO₃等的导电性氧化物，数据重写抗疲劳性就显著提高。因此，使用这些材料作为下部电极111。

采用Ir、Ru、IrO₂、RuO₂、SrRuO₃等的导电性氧化物作为下部电极材料的情况下，例如特开平6-326249号公报所记载的那样，考虑下部电极材料和半导体衬底的粘附性，阻挡层用TiN/Ti(下层Ti、上层TiN)，在顺序叠层了阻挡层、下部电极的多层膜上成膜强(高)电介质膜的结构。

发明内容

但是，本发明者等发现在制作了插头的半导体衬底(在层间绝缘膜的表面上形成插头的半导体衬底)上，形成所述多层膜(顺序叠层了TiN/Ti的阻挡层、下部电极的膜)，当成膜强电介质膜或高电介质膜时，仅仅在插头上的区域、下部电极就产生从它的下层的阻挡层TiN/Ti剥落飘起的问题。