[发明专利]XY地址型固体摄象装置

说明书

技术领域

本发明涉及一种由半导体器件构成的固体摄象装置，特别是，涉及用CMOS工艺制造的XY地址型固体摄象装置。

背景技术

固体摄象装置重要区别，有由电荷转移型图象传感器构成的CCD(Charge Coupled Device：电荷耦合器件)固体摄象装置，和例如用CMOS(互补型金属氧化物半导体)构成图象传感器的XY地址型固体摄象装置。使用CMOS图象传感器的XY地址型固体摄象装置(以下，适当简称为CMOS图象传感器)，可用与MOSFET的制造工艺相同的技术进行制造，并且用单一电源驱动，消耗电力也小，而且可在同一芯片上可以搭载各种信号处理电路，所以有望作为CCD固体摄象装置替代品。

CMOS图象传感器具有以多条垂直选择线和水平选择线划分成矩阵状的多个象素区域，并在各象素区域形成光电二极管等的光电变换器件。入射到各光电变换器件接收面上的光进行光电变换，将电荷存贮于器件内。所存贮的电荷，已经由设于象素内的源极跟随器等转换成电压并使其放大，该电压作为一个象素的图象数据，以规定的定时被读出来。

作为CMOS图象传感器的使用形态，例如打算得到粗糙的显示分辨率，因而有时对邻近象素的象素数据进行平均化处理，施行减少图象数据数的处理。图象平均化处理使用A/D(模拟/数字)转换器把CMOS图象传感器输出的各个象素的模拟图象数据变换成数字数据，暂时存入存储装置以后，利用逻辑处理，将相互邻近象素的图象数据进行平均。

然而，上述现有的图象平均化处理中发生如下的问题。图11典型地表示CMOS图象传感器接收面的象素排列。各象素相应带有三原色R(红)、G(绿)、B(兰)中的一种。例如，图11输出的排列中，奇数行(水平方向)从左到右顺序像R、G、R、G、…的样子排列象素，偶数行同样像G、R、G、R、…的样子排列象素。因此，想要对由图中虚线包围的4×4＝16象素的R、G、B的图象信号进行平均得到R、G、B各自1象素的图象信号，上述这种图象平均化处理不仅逻辑处理变得极其复杂，而且存储图象数据的存储装置容量将大大增加。为此，要把图象平均化处理电路结合到跟CMOS图象传感器同一芯片内的话，就会发生芯片面积大幅度增加，同时制造成本将提高这样的问题。

发明内容

本发明的目的在于提供一种芯片面积不增大，而且能够抑制制造成本并能进行图象平均化处理的XY地址型固体摄象装置。

上述目的是采用包括：多个的象素区域，上述象素区域分别具备在由多条水平选择线和垂直选择线划分的区域上成矩阵状排列的对入射光进行光电变换的光电变换器件，把上述光电变换器件内存贮的电荷转换成图象数据的放大器，和根据规定的上述水平选择线上输出的水平选择信号，向规定的上述垂直选择线输出上述图象数据的水平选择开关；以及对从上述多个象素区域的至少2个输出的上述图象数据进行平均化处理的图象平均化电路作为特征的XY地址型固体摄象装置来达到。

附图说明

图1表示本发明第1实施例CMOS图象传感器1的4×4象素部分的电路例图。

图2表示本发明第1实施例CMOS图象传感器1的取样同步电路和相关二次取样电路的电路例图。

图3表示本发明第1实施例CMOS图象传感器1的图象平均化处理电路的电路例图。

图4表示本发明第2实施例CMOS图象传感器1的图象平均化处理电路的电路例图。

图5表示本发明第3实施例CMOS图象传感器1的图象平均化处理电路的电路例图。

图6表示本发明第4实施例CMOS图象传感器1的图象平均化处理电路的电路例图。

图7表示本发明第5实施例CMOS图象传感器1的图象平均化处理电路的电路例图。

图8表示本发明第5实施例CMOS图象传感器1的图象平均化处理电路具体的电路例图。

图9表示本发明第5实施例CMOS图象传感器1的图象平均化处理电路具体的电路例图。

图10表示本发明第5实施例平均化处理用开关2、3、21a、21b的另一构成例图。

图11是典型地表示CMOS图象传感器接收面的象素排列图。

具体实施方式

[第1实施例]