[发明专利]可集成于芯片组中的自动重置信号产生装置

权利要求书

1.一种自动重置信号产生装置，配合一计算机系统中央处理单元的运作，其特征在于包括：

一检测装置，电连接于所述中央处理单元，用于当所述中央处理单元停止动作达一预定时间后发出一触发信号；以及

一信号产生装置，电连接于所述检测装置，用于根据所述触发信号的触发而产生一重置信号并输出到所述中央处理单元，进而使所述中央处理单元重置。

2.如权利要求1所述的自动重置信号产生装置，其特征在于所述检测装置包括：

一计数器，电连接于所述中央处理单元，用于根据一时钟脉冲信号的触发而产生一计数值，并通过所述中央处理单元所发出的地址数据选通脉冲信号而使所述计数值恢复到初始值：以及

一触发信号产生器，电连接于所述计数器，当所述计数值等于一默认值时发出触发信号。

3.如权利要求2所述的自动重置信号产生装置，其特征在于所述计数器为一纹波计数器，用于根据所述时钟脉冲信号的触发而向上计数来产生所述计数值，并根据所述中央处理单元所发出的地址数据选通脉冲信号而将所述计数值归零。

4.如权利要求1所述的自动重置信号产生装置，其特征在于所述信号产生装置为一采样与保持电路，电连接于所述检测装置，用于将所述触发信号的波形整形为重置信号后输出到所述中央处理单元，进而使所述中央处理单元重置。

5.如权利要求1所述的自动重置信号产生装置，其特征在于还包括：

一累加器，电连接于所述信号产生装置，用于根据所述重置信号的触发而产生一累加值；以及

一读出寄存器，电连接于所述累加器，用于储存所述累加值并供其它装置读取。

6.如权利要求1所述的自动重置信号产生装置，其特征在于还包括：

一致能/禁能选通器，电连接于所述信号产生装置和一初始重置信号，用于根据一致能/禁能选择信号的变化而将所述重置信号和初始重置信号选择其中之一的信号输出；以及

一致能/禁能状态寄存器，用于根据所储存的数字数据电平状态而改变所输出的致能/禁能选择信号。

7.一种自动重置信号产生装置，配合一数字数据处理系统中微处理器的运作，其特征在于包括：

一检测装置，电连接于所述微处理器，用于当所述微处理器停止动作达一预定时间后发出一触发信号；以及

一信号产生装置，电连接于所述检测装置，用于根据所述触发信号的触发而产生一重置信号并输出到所述微处理器，进而使所述微处理器重置。

8.如权利要求7所述的自动重置信号产生装置，其特征在于还包括：

一累加器，电连接于所述信号产生装置，用于根据所述重置信号的触发而产生一累加值；以及

一读出寄存器，电连接于所述累加器，用于储存该累加值并供其它装置读取。

9.如权利要求7所述的自动重置信号产生装置，其特征在于还包括：

一致能/禁能选通器，电连接于所述信号产生装置与一初始重置信号，用于根据一致能/禁能选择信号的变化而将所述重置信号和初始重置信号选择其中之一的信号输出；以及

一致能/禁能状态寄存器，用于根据所储存的数字数据电平状态而改变所输出的致能/禁能选择信号。

10.如权利要求7所述的自动重置信号产生装置，其特征在于所述检测装置包括：

一计数器，电连接于所述微处理器，用于根据一时钟脉冲信号的触发而产生一计数值，并根据所述微处理器所发出的地址数据选通脉冲信号而将所述计数值恢复到一初始值：以及

一触发信号产生器，电连接于所述计数器，用于根据所述计数值等于一默认值时发出触发信号。