[发明专利]半导体器件

说明书

技术领域

本发明涉及使用多个场效应晶体管(下面称为FET)的半导体器件以及在同步整流器电路中使用该半导体器件的DC-DC(直流-直流)变换器。

背景技术

在DC-DC变换器的整流器件中一直使用高速输出整流二极管。由于其输出电压更低、电流更大，所以不能再忽略二极管的前向压降。作为防备这个问题的对策，已经提出所谓同步整流器电路系统并付诸实践，它利用FET这样的开关器件在导通状态下提供较小压降。

在同步整流器电路的整流器件中使用FET的时候，由于是通过栅极和源极间的电压实现控制，因此可能会发生误动作，尤其在非导通(OFF)状态时，干扰使这些端子间产生一个电压从而变为导通(ON)状态。JP-A-08-289538中公开了一种电路，其中为了防止外部噪声引起的误动作，在整流器件断开期间用另一个开关器件将该端子短路。

图8表示一个相关技术的DC-DC变换器的同步整流器电路的一部分。同步整流器电路用FET作为整流器件Q10，并且在整流器件Q10关断期间利用开关器件Q20通过FET将栅极G1和源极S1短路。

整流器件Q10的漏极D1和源极S1之间反极性连接了二极管3(例如肖特基二极管)。按预定的时序向整流器件Q10的栅极G1和开关器件Q20的栅极G2提供驱动信号SG1、SG2。

假定图8所示电路工作时不用开关器件Q20，在整流器件Q10关断时，如果输入电压Vin加到整流器件Q10上，整流器件Q10漏极D1上的电压Vds突然从0上升到输入电压Vin。随着该电压的变化(dVds/dt)，通过栅极G1和漏极D1间的反馈电容Cdg，再充电的电流流入栅源电容Cgs中，因而使栅极电压Vg增大。通过该再充电作用使栅极电压到达阈电压时，应关断的整流器件Q10就会进入接通状态(自导通状态)。

如图8所示，如果用开关器件Q20将栅极G1和源极S1短路，栅极电压Vg就可保持低于阈电压(实际为零)。这样，好像防止了应断开的整流器件Q10进入接通状态(自导通状态)。

但是，实际上在为了将栅极和源极短路而将开关器件Q20的漏极D2和源极S2连接到整流器件Q10的栅极G1和源极S1的电路中，存在着布线阻抗、更具体地说，布线电阻Rg1、布线电感Lg1、和器件内部的阻抗(电阻Rg、电感Lg)，并且相当于与栅源电容Cgs并联。这样就不可能使栅源电压Vgs减小到充分低于阈值。

因此就不能完全防止应关断的整流器件Q10进入接通状态(自导通状态)。

发明内容

本发明的目的是提供一种以低阻抗短路作为主开关器件的FET的栅源电容的半导体器件，并提供一种使用该半导体器件的DC-DC变换器。

本发明的另一个目的是提供一种有助于减少外型尺寸和元件数量并降低造价的半导体器件以及DC-DC变换器。

为了解决上述问题，依据本发明的半导体器件包括第一场效应晶体管(FET)、第二FET及封壳。第一FET和第二FET设置在封壳中。第一FET构成主开关。第二FET的漏极和源极连接到第一FET的栅极和源极。封壳的外表面有一些外部端子。外部端子与第一和第二FET的漏极、源极和栅极连接。

如上所述，第一FET构成主开关，第二FET的漏极和源极连接到作为主开关的第一FET的栅极和源极。这样就可用第二FET将构成主开关的第一FET的栅极和源极短路。假如在第一FET应关断期间有一个电压加到第一FET上，可与该电压的施加同步地驱动第二FET的栅极并用低阻抗短路第一FET的栅源电容。

另外，第一和第二FET装在同一个封壳中，而且第二FET的布线阻抗非常低，因此可以将栅源电压降低到充分地低于阈电压。

此外，封壳外表面有一些端子，用于连接第一和第二FET的漏极、源极或栅极。因此依据本发明的半导体器件可以作为单一元件直接安装到电路板上，这有助于减小尺寸和元件数量并降低造价。

附图说明

图1表示按照本发明的半导体器件的等效电路和一般配置；

图2是按照本发明的半导体器件典型外观的透视图；

图3表示图1和图2中所示按照本发明的半导体器件的电路操作；

图4是按照本发明的半导体器件的另一个实施例；

图5是按照本发明的半导体器件的又一个实施例；

图6按照本发明的半导体器件的再一个实施例；

图7表示一个同步整流器系统降压DC-DC变换器，它利用图1至图4中所示的半导体器件作为换向开关器件。

图8是相关技术的DC-DC变换器的同步整流器电路的部分电路图。

具体实施方式