[发明专利]互补金属氧化物半导体输出电路

权利要求书

1.一种CMOS(互补金属氧化物半导体)输出电路，它包括：

第一MOS(金属氧化物半导体)晶体管，它具有第一源极端子、第一栅极端子和第一漏极端子；

第二MOS晶体管，它具有第二源极端子、第二栅极端子和第二漏极端子，所述第二源极端子连接至负电源电压VSS，所述第二栅极端子连接至第一关闭信号端子；

第三MOS晶体管，它具有第三源极端子、第三栅极端子和第三漏极端子，所述第三源极端子连接至正电源电压VDD，所述第三栅极端子连接至第二关闭信号端子；

第一开关元件，它的一端连接到所述第二漏极端子而另一端连接到所述第一栅极端子；以及

第二开关元件，它的一端连接到所述第三漏极端子而另一端连接到所述第一栅极端子与所述第一开关元件之间的连接点，

其中所述第一源极端子连接到所述电源电压之一，而所述第一漏极端子用作输出端子。

2.如权利要求1所述的CMOS输出电路，其特征在于：所述第一源极端子连接到所述负电源电压VSS。

3.如权利要求2所述的CMOS输出电路，其特征在于：所述第一和第二MOS晶体管中的每一个都是由n-型MOS晶体管构成的，以及所述第三MOS晶体管是由p-型MOS晶体管构成的。

4.如权利要求1所述的CMOS输出电路，其特征在于：所述第一源极端子连接到正电源电压VDD。

5.如权利要求4所述的CMOS输出电路，其特征在于：所述第一和第三MOS晶体管中的每一个都是由p-型MOS晶体管构成的，以及所述第二MOS晶体管是由n-型MOS晶体管构成的。

6.一种CMOS输出电路，它包括：

第一MOS晶体管，它具有第一源极端子、第一栅极端子和第一漏极端子，所述第一源极端子连接至负电源电压VSS；

第二MOS晶体管，它具有第二源极端子、第二栅极端子和第二漏极端子，所述第二源极端子连接至所述负电源电压VSS，所述第二栅极端子连接至第一关闭信号端子；

第三MOS晶体管，它具有第三源极端子、第三栅极端子和第三漏极端子，所述第三源极端子连接至正电源电压VDD，所述第三栅极端子连接至第二关闭信号端子；

第四MOS晶体管，它具有第四源极端子、第四栅极端子和第四漏极端子，所述第四源极端子连接到所述正电源电压VDD，所述第四漏极端子连接到所述第一漏极端子；

第五MOS晶体管，它具有第五源极端子、第五栅极端子和第五漏极端子，所述第五源极端子连接到所述正电源电压VDD，所述第五栅极端子连接到所述第三栅极端子，所述第五漏极端子连接至所述第四栅极端子；

第一开关元件，它的一端连接至所述第二漏极端子，而另一端连接到所述第一栅极端子；以及

第二开关元件，它的一端连接到所述第三漏极端子，而另一端连接到所述第一栅极端子与所述第一开关元件之间的连接点，

其中，所述第四栅极端子与所述第五漏极端子之间的连接点用作输入端子，所述第一漏极端子与所述第四漏极端子之间的连接点用作输出端子。

7.如权利要求6所述的CMOS输出电路，其特征在于：所述第一和第二MOS晶体管中的每一个都是由n-型MOS晶体管构成的，以及所述第三、第四和第五MOS晶体管中的每一个都是由p-型MOS晶体管构成的。